专利名称：地址解析方法、系统和地址解析器的制作方法
技术领域：
本发明涉及技术，尤其涉及一种地址解析方法、系统和地址解析器。
背景技术：
在交换机架构中，介质访问控制(Media Access Control ；以下简称MAC)芯片和物理层(Physical Layer ；以下简称PHY)芯片为两个重要组成部分，MAC主要完成报文的转发交换工作，PHY芯片主要完成物理接口信号的转换。在设备通常通过串行管理接口 (Serial Management Interface ；以下简称SMI)对PHY芯片进行管理，SMI为包含一个管理数据时钟(Management Data Clock ；以下简称MDC)和管理数据输入输出(Management Data Input Output ；以下简称MDI0)的同步串行接口。通常采用MAC芯片自带的SMI接口与PHY相对应的SMI接口连接，由MAC芯片来直接访问PHY芯片。当需要同时管理多个 PHY时，所有PHY均连接到同一个MAC的同一个SMI接口上，由于每个PHY都有一个自己的地址，则MAC按照不同的地址访问不同的PHY。但是，由于标准协议规定PHY的地址只有5 位，即一个SMI接口最多能管理32个PHY，且同一个SMI接口下的各PHY的地址不能相冲突，否则无法访问，从而带来极大的设计限制。另外，随着MAC芯片的功能逐步强大，有些 MAC芯片具备自动访问PHY的机制，以减少软件的操作，但这种功能通常限制固定的PHY地址，即SMI接口下连接的PHY需要符合MAC芯片所规定的PHY地址设置，无法自由配置SMI 接口下的PHY地址，从而限制了模块的可扩展性和设计的灵活性。为了解决上述问题，现有技术中通常的做法为在SMI接口上增加一级接口切换装置，上层管理设备先访问该接口切换装置，再由接口切换装置访问下挂的PHY芯片，即接口切换装置先将数据接收到本地，再进行相应的地址切换，将数据发送到PHY芯片。现有技术中增加了地址切换过程，使得上层管理设备无法实时地访问PHY芯片， 且上层管理设备需要做出相应的时序适应。
发明内容
本发明提供一种地址解析方法、系统和地址解析器，实现管理设备对PHY芯片的实时访问，且管理设备无需进行额外的时序适应，提高设备的升级扩展性能，具有较高的灵活性。本发明提供一种地址解析方法，包括将管理设备发送的访问帧中的访问地址分别切换为各物理层芯片的地址，并将切换后的访问地址通过各物理层芯片对应的通道对应地发给各物理层芯片；解析所述访问地址，确定与所述访问地址对应的物理层芯片，将所述管理设备发送的访问帧中的数据段通过所述与访问地址对应的物理层芯片对应的通道，发送给与所述访问地址对应的物理层芯片。本发明提供一种地址解析器，包括切换模块，用于将管理设备发送的访问帧中的访问地址分别切换为各物理层芯片的地址，并将切换后的访问地址通过各物理层芯片对应的通道对应地发给各物理层芯片；
解析模块，用于解析所述访问地址，确定与所述访问地址对应的物理层芯片，将所述管理设备发送的访问帧中的数据段通过所述与访问地址对应的物理层芯片对应的通道， 发送给与所述访问地址对应的物理层芯片。本发明提供一种地址解析系统，包括管理设备、物理层芯片和上述地址解析器。本发明提供的地址解析方法、系统和地址解析器，通过将管理设备发送的访问帧中的访问地址分别切换为各PHY芯片的地址，并将切换后的访问地址对应地发给各物理层芯片，根据访问地址与PHY芯片的地址之间的对应关系，将管理设备发送的访问帧中的数据段发送到与该访问地址对应的PHY芯片；本实施例在接收到访问帧的同时实时对其中的访问地址进行解析，并向相应的PHY传输，实现了管理设备对PHY芯片的实时访问，且管理设备无需进行额外的时序适应，提高了设备的升级扩展性能，具有较高的灵活性。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图1为本发明地址解析方法实施例一的流程图；图2为本发明地址解析方法实施例二的流程图；图3为本发明地址解析方法实施例二中SMI地址解析器的电路模块结构示意图；图4为本发明地址解析方法实施例二中的信号变化示意图；图5为本发明地址解析器实施例一的结构示意图；图6为本发明地址解析器实施例二的结构示意图。
具体实施例方式为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。图1为本发明地址解析方法实施例一的流程图，如图1所示，本实施例提供了一种地址解析方法，可以具体包括如下步骤步骤101，将管理设备发送的访问帧中的访问地址分别切换为各物理层芯片的地址，并将切换后的访问地址通过各物理层芯片对应的通道对应地发给各物理层芯片。本实施例中的管理设备可以具体为MAC芯片，本实施例在管理设备与PHY芯片之间设置一个SMI地址解析器，SMI地址解析器上设置有多个端口，各端口分别连接一个对应的PHY芯片，此处对应的含义是指该PHY芯片与相连的SMI地址解析器的端口的地址存在对应关系。管理设备通过SMI地址解析器的地址解析来实现对PHY芯片的访问，管理设备访问一个PHY芯片时，向SMI地址解析器发送访问帧，访问帧中的访问地址为SMI地址解析器的对应端口的地址。SMI地址解析器在接收管理设备发送的访问帧的同时，将该访问帧向PHY芯片传输，SMI地址解析器对访问帧的各比特位进行识别与分析，当接收到访问帧中的访问地址时，将该访问地址分别切换为各PHY的地址，并将切换后的访问地址通过各PHY芯片对应的通道对应地发给各PHY芯片。在本实施例中，一个访问帧可以由帧头、访问地址和数据段组成其中，在SMI地址解析器接收到访问帧中的访问地址之前，访问帧中的帧头通过与各PHY芯片对应的通道，分别传输到各PHY芯片。具体地，本实施例中的上述步骤101可以具体包括如下步骤根据管理设备发送的访问帧的帧头生成输出控制信号；根据所述输出控制信号将所述访问帧中的访问地址分别切换为物理层芯片的地址。更具体地，上述所述根据管理设备发送的访问帧的各比特位生成输出控制信号的步骤可以具体包括如下步骤以管理数据时钟的上升沿来同步接收管理设备发送的访问帧，当识别到所述访问帧中帧头的连续M个比特位均符合预设帧结构中的前M位时，将输出控制信号由第一比特值切换为第二比特值；当识别到已传输完成所述访问帧中帧头的所述 M个比特位之后的N位访问地址时，将输出控制信号由所述第二比特值切换为所述第一比特值；其中，所述M为预设的帧头的比特位数，所述N为预设的访问地址的比特位数。更具体地，上述所述根据所述输出控制信号将所述访问帧中的访问地址分别切换为物理层芯片的地址的步骤可以具体包括如下步骤当所述管理数据时钟出现下降沿变化时，生成与所述输出控制信号同步的地址切换信号；当所述管理数据时钟未出现下降沿变化时，维持所述地址切换信号不变；当所述地址切换信号为所述第一比特值时，在各通道中传输管理设备发送的访问帧中的帧头；当所述地址切换信号由所述第一比特值切换为所述第二比特值时，将各通道中传输的访问帧的访问地址分别切换为与所述通道对应的物理层芯片的地址；当所述地址切换信号由所述第二比特值切换为所述第一比特值时，触发在各通道中传输管理设备发送的访问帧中的数据段的操作。步骤102，解析所述访问地址，确定与所述访问地址对应的物理层芯片，将所述管理设备发送的访问帧中的数据段通过所述与访问地址对应的物理层芯片对应的通道，发送给与所述访问地址对应的物理层芯片。在SMI地址解析器接收到访问帧中的访问地址后，SMI地址解析器根据预设的访问地址与PHY芯片的地址之间的对应关系，并结合该访问地址，解析所述访问地址，确定与所述访问地址对应的物理层芯片，该对应关系即为SMI地址解析器的端口的地址与PHY芯片的地址之间的对应关系。SMI地址解析器通过控制与该PHY芯片对应的通道，将后续接收到的访问帧中的数据段实时发送给该PHY芯片，而不再将访问帧中的数据段向其他PHY芯片发送，实现数据的准确传输。具体地，本实施例中的上述步骤102可以具体包括如下步骤根据管理设备发送的访问帧中的访问地址以及访问地址与物理层芯片的地址之间的对应关系，确定与所述访问地址对应的物理层芯片，并生成地址解析选通信号；根据所述地址解析选通信号持续导通所述与访问地址对应的物理层芯片对应的通道，关闭其他物理层芯片对应的通道，以将所述访问帧中的数据段通过对应的通道发送给所述与访问地址对应的物理层芯片。 本实施例提供了一种地址解析方法，通过将管理设备发送的访问帧中的访问地址分别切换为各PHY芯片的地址，并将切换后的访问地址对应地发给各物理层芯片，根据访问地址与PHY芯片的地址之间的对应关系，将管理设备发送的访问帧中的数据段发送到与该访问地址对应的PHY芯片；本实施例在接收到访问帧的同时实时对其中的访问地址进行解析，并向相应的PHY传输，实现了管理设备对PHY芯片的实时访问，且管理设备无需进行额外的时序适应，提高了设备的升级扩展性能，具有较高的灵活性。图2为本发明地址解析方法实施例二的流程图，如图2所示，本实施例提供了一种地址解析方法，可以具体包括如下步骤步骤201，根据管理设备发送的访问帧的帧头生成输出控制信号。图3为本发明地址解析方法实施例二中SMI地址解析器的电路模块结构示意图， 如图3所示，本实施例中的SMI地址解析器可以具体采用图中的具体结构。本实施例中的 SMI地址解析器可以包括多个端口，相应地连接多个PHY芯片，此处假设本实施例中的SMI 地址解析器包括3个端口，各端口分别与1个PHY芯片相连，即PHY1、PHY2、PHY3，PHY的地址为5位地址。相应地，该SMI地址解析器可以包括帧识别模块、D触发器、3个选通器、3 个5位移位寄存器和3个开关。在本实施例中，管理设备通过与SMI地址解析器相连的总线向SMI地址解析器同时传输的信号包括MDC和MDIO，MDC为控制各电路模块工作的时钟 (即 CLK)。在本实施例中，访问帧可以依次由帧头、访问地址和数据段构成，本步骤可以具体为帧识别模块根据管理设备发送的访问帧的帧头生成输出控制信号。具体地，管理设备向 SMI地址解析器发送MDI0，帧识别模块以 CLK的上升沿来同步接收管理设备发送的MDI0， 来获取访问帧。本实施例中的帧识别模块主要用于识别SMI接口标准访问帧，本实施例中简称为访问帧，该访问帧的帧结构为规范定义的结构，所有SMI的访问均采用如下表1所示的两种帧结构来进行读写表1访问帧的帧结构
权利要求
1.一种地址解析方法，其特征在于，包括将管理设备发送的访问帧中的访问地址分别切换为各物理层芯片的地址，并将切换后的访问地址通过各物理层芯片对应的通道对应地发给各物理层芯片；解析所述访问地址，确定与所述访问地址对应的物理层芯片，将所述管理设备发送的访问帧中的数据段通过所述与访问地址对应的物理层芯片对应的通道，发送给与所述访问地址对应的物理层芯片。
2.根据权利要求1所述的方法，其特征在于，所述将管理设备发送的访问帧中的访问地址分别切换为各物理层芯片的地址包括根据管理设备发送的访问帧的帧头生成输出控制信号；根据所述输出控制信号将所述访问帧中的访问地址分别切换为物理层芯片的地址。
3.根据权利要求2所述的方法，其特征在于，所述根据管理设备发送的访问帧的帧头生成输出控制信号包括以管理数据时钟的上升沿来同步接收管理设备发送的访问帧，当识别到所述访问帧中帧头的连续M个比特位均符合预设帧结构中的前M位时，将输出控制信号由第一比特值切换为第二比特值；当识别到已传输完成所述访问帧中帧头的所述M个比特位之后的N位访问地址时，将输出控制信号由所述第二比特值切换为所述第一比特值；其中，所述M为预设的帧头的比特位数，所述N为预设的访问地址的比特位数。
4.根据权利要求3所述的方法，其特征在于，所述根据所述输出控制信号将所述访问帧中的访问地址分别切换为物理层芯片的地址包括当所述管理数据时钟出现下降沿变化时，生成与所述输出控制信号同步的地址切换信号；当所述管理数据时钟未出现下降沿变化时，维持所述地址切换信号不变；当所述地址切换信号为所述第一比特值时，在各通道中传输管理设备发送的访问帧中的帧头；当所述地址切换信号由所述第一比特值切换为所述第二比特值时，将各通道中传输的访问帧的访问地址分别切换为与所述通道对应的物理层芯片的地址；当所述地址切换信号由所述第二比特值切换为所述第一比特值时，触发在各通道中传输管理设备发送的访问帧中的数据段的操作。
5.根据权利要求1-4中任一项所述的方法，其特征在于，所述解析所述访问地址，确定与所述访问地址对应的物理层芯片，将所述管理设备发送的访问帧中的数据段通过所述与访问地址对应的物理层芯片对应的通道，发送给与所述访问地址对应的物理层芯片包括根据管理设备发送的访问帧中的访问地址以及访问地址与物理层芯片的地址之间的对应关系，确定与所述访问地址对应的物理层芯片，并生成地址解析选通信号；根据所述地址解析选通信号持续导通所述与访问地址对应的物理层芯片对应的通道， 关闭其他物理层芯片对应的通道，以将所述访问帧中的数据段发送给所述与访问地址对应的物理层芯片。
6.一种地址解析器，其特征在于，包括切换模块，用于将管理设备发送的访问帧中的访问地址分别切换析为各物理层芯片的地址，并将切换后的访问地址通过各物理层芯片对应的通道对应地发给各物理层芯片；解析模块，用于解析所述访问地址，确定与所述访问地址对应的物理层芯片，将所述管理设备发送的访问帧中的数据段通过所述与访问地址对应的物理层芯片对应的通道，发送给与所述访问地址对应的物理层芯片。
7.根据权利要求6所述的地址解析器，其特征在于，所述切换模块包括第一帧识别子模块，用于根据管理设备发送的访问帧的帧头生成输出控制信号； 切换子模块，用于根据所述输出控制信号将所述访问帧中的访问地址分别切换为物理层芯片的地址，并将切换后的访问地址通过各物理层芯片对应的通道对应地发给各物理层芯片。
8.根据权利要求7所述的地址解析器，其特征在于，所述第一帧识别子模块包括第一识别单元，用于以管理数据时钟的上升沿来同步接收管理设备发送的访问帧，当识别到所述访问帧中帧头的连续M个比特位均符合预设帧结构中的前M位时，将输出控制信号由第一比特值切换为第二比特值；第二识别单元，用于当识别到已传输完成所述访问帧中帧头的所述M个比特位之后的 N位访问地址时，将输出控制信号由所述第二比特值切换为所述第一比特值；其中，所述M为预设的帧头的比特位数，所述N为预设的访问地址的比特位数。
9.根据权利要求8所述的地址解析器，其特征在于，所述切换子模块包括触发单元，用于当所述管理数据时钟出现下降沿变化时，生成与所述输出控制信号同步的地址切换信号；当所述管理数据时钟未出现下降沿变化时，维持所述地址切换信号不变；选通单元，用于当所述地址切换信号为所述第一比特值时，在各通道中传输管理设备发送的访问帧中的帧头；当所述地址切换信号由所述第一比特值切换为所述第二比特值时，将各通道中传输的访问帧的访问地址分别切换为与所述通道对应的物理层芯片的地址；当所述地址切换信号由所述第二比特值切换为所述第一比特值时，触发在各通道中传输管理设备发送的访问帧中的数据段，并将切换后的访问地址通过各物理层芯片对应的通道对应地发给各物理层芯片的操作。
10.根据权利要求6-9中任一项所述的地址解析器，其特征在于，所述解析模块包括 第二帧识别子模块，用于根据管理设备发送的访问帧中的访问地址以及访问地址与物理层芯片的地址之间的对应关系，确定与所述访问地址对应的物理层芯片，并生成地址解析选通信号；通道控制子模块，用于根据所述地址解析选通信号持续导通所述与访问地址对应的物理层芯片对应的通道，关闭其他物理层芯片对应的通道，以将所述访问帧中的数据段通过对应的通道发送给所述与访问地址对应的物理层芯片。
11.一种地址解析系统，其特征在于，包括管理设备、物理层芯片和权利要求6-10中任一项所述的地址解析器。
全文摘要
本发明提供一种地址解析方法、系统和地址解析器，其中方法包括将管理设备发送的访问帧中的访问地址分别切换为各物理层芯片的地址，并将切换后的访问地址通过各物理层芯片对应的通道对应地发给各物理层芯片；解析所述访问地址，确定与所述访问地址对应的物理层芯片，将所述管理设备发送的访问帧中的数据段通过所述与访问地址对应的物理层芯片对应的通道，发送给与所述访问地址对应的物理层芯片。地址解析器包括切换模块和解析模块。地址解析系统包括管理设备、物理层芯片和地址解析器。本发明实现了管理设备对PHY芯片的实时访问。
文档编号H04L29/12GK102316177SQ201110277798
公开日2012年1月11日 申请日期2011年9月16日 优先权日2011年9月16日
发明者谢水新 申请人:福建星网锐捷网络有限公司