专利名称：一种bpl接收机时间信息解码方法及其装置的制作方法
技术领域：
本发明涉及一种BPL接收机时间信息解码方法及其装置，属于电子电路领域，涉及一种定时设备的时间数据信息解码方法及其装置，具体涉及BPL接收机时间信息解码方法及其装置。
背景技术：
BPL长波授时系统我国高精度的大型陆基无线电授时系统，其发播标准时间 UTC (NTSC)，发播脉冲组重复周期(GRI)为60ms，发播天线辐射脉冲峰值功率彡1100KW，地波信号定时精度优于士 1μ s，地波信号校频精度优于士5Χ10_12/天，地波信号覆盖半径 ^ 1100km，其具有覆盖范围广、抗干扰能力强、建设成本低以及可以作为星基增强系统等优
点ο中国科学院国家授时中心于2008年完成了对中国科学院大科学装置——BPL长波授时系统的现代化技术升级改造，使系统增加了时间数据信息的发播功能，实现了系统自主授时功能。然而，目前国内普遍使用的P021型BPL全自动长波定时校频接收机缺乏时间数据信息解码功能，其实现定时功能必须首先借助于第三方(如短波)实施粗同步，然后进行相关的TOC操作来实现最终的定时功能，其操作繁琐等缺点严重影响了用户的使用。
发明内容
要解决的技术问题为了避免现有技术的不足之处，本发明提出了一种BPL接收机时间信息解码方法，并基于该方法设计了相应的装置，实现标准时间信息的解码与输出，并且基于解码获取的标准时间信息产生了 IPPS定时信号，实现了长波接收机的自主定时功能。技术方案一种BPL接收机时间信息解码方法，其特征在于步骤如下步骤1:采用科斯塔斯环(Costas)对经过信号处理后的BPL长波授时信号
1(0 = A(t-T)2 exp[-2(/-r)]cos(oy)进行载波跟踪，实现去载波处理，其中A是与峰值电
65
流有关的常数；t为时间(ys) ;τ为包周差(μ s) ；65μ s为脉冲包络的上升时间；ω。= 0. 2 Jirad/μ s ；步骤如下步骤a:将相互正交的两路正余弦信号=V1 = cos(Qct+0)和％ = sin(oct+0) 与BPL长波授时信号相关得到I支路和Q支路两路信号V}=-A(t-τ)2 exp[~2(/~r)][cos(26;0 +θ) + cos(0)]
265V4 =-A((~t)2 exp[~2^ — r)][sin(2a 0 +9)-sin(-g)]
265步骤b :然后，将I支路和Q支路两路信号进行低通滤波去除高频成份得到
权利要求
1. 一种BPL接收机时间信息解码方法，其特征在于步骤如下步骤1 采用科斯塔斯环(Costas)对经过信号处理后的BPL长波授时信号/(0 = A(t-T)2 exp[-2(二-r)]cos(6V)进行载波跟踪，实现去载波处理，其中A是与峰值电流有关的常数；t为时间(ys) ;τ为包周差(μ s) ；65μ s为脉冲包络的上升时间；ω。= 0. 2 Jirad/μ s ；步骤如下步骤a 将相互正交的两路正余弦信号=V1 = cos (ω。t+ θ )和V2 = sin (ω。t+ θ )与BPL 长波授时信号相关得到I支路和Q支路两路信号V3 =-A(t- τ)2 exp[~2( ~T)][cos(2^0 +9) + cos(")] 265K = Χ-Α{ -τγ exp["2(^~r)][sin(2饵 +θ)-sin(-^)] ΣOJ步骤b :然后，将I支路和Q支路两路信号进行低通滤波去除高频成份得到 K 二 4 邓-O2 expF^f^] cos(0)ZOJV6 ^A(t-T)2 exp[^^]sin(^)步骤c 接着，将低通滤波后的两路信号进行鉴相处理得到BPL长波授时信号与本地载波信号的相位差θV6 sm(0) t + ,sin(的、 f .Vb.—二 ~— = tan(<9) => (9 = arctan(~~—) = arctan(—)； V5 cos{0)cos(0)V5步骤d:通过环路滤波控制DDS调整本地载波信号相位，使得θ =0，实现了载波跟踪，此时同相支路G =^rAt-T)2 exp[~2(^~T)]，完成了去载波处理； 265步骤2 载波跟踪完成后，将BPL长波授时信号脉冲组的第一个脉冲包络的相位作为基准相位θ ^，然后将经过调制的BPL数据脉冲包络的相位Qi，分别与基准相位Qtl进行比较解调出了 BPL长波授时信号数据脉冲的相位调制信息如下当-18° ( θ^θ。彡18°时，判断为“O”调制；当Qi-Qtl >18°时，判断为“ + ”调制； 当Qi-QtlC 18°时，判断为“_”调制； 所述i = 3 8 ；步骤3Eur0f ix解码在相位调制信息的基础上进行RS纠错解码和CRC循环冗余校验， 步骤如下步骤(1)将相位调制信息与BPL长波授时电文调制图样表进行图样对应，将BPL每个 GRI解调得到的12bit数据按照调制图样对应转换成7bit数据；步骤O):将2101^丨分为30组数据，按1 (30，10)进行循环RS纠错解码，当解码成功后，实现了 BPL时间信息帧头检测，去除140bit的RS码，剩余70bit数据信息；步骤(3)将70bit的数据信息进行CRC (70，56)循环冗余校验，若校验结果CRC = 0， 则此帧电文数据没有差错，去除14bit的CRC码得到56bit的BPL时间数据信息；若CRC的值不为0，则说明此帧电文有误，将其作删除丢弃处理；步骤4电文解算根据BPL长波授时系统电文编排方式进行电文解算，得到标准时间信息 UTC。
2.一种实现权利要求1所述BPL接收机时间信息解码方法的装置，其特征在于包括 AD采样控制模块、FPGA、RAM、FLASH和DSP ；AD采样控制模块对输入的BPL长波授时信号采样量化后输出至与其连接的FPGA，FPGA完成对BPL信号的滤波、陷波后输出至与其连接的 DSP,且在DSP的控制下对BPL信号进行去载波处理；DSP对完成去载波处理后的BPL信号进行解码，解码完成后通过MAX3232进行电平转换后以串行方式输出，FPGA与DSP之间通过EMIF接口实现数据交互。
3.根据权利要求2所述的装置，其特征在于所述AD采样控制模块采用12bit高速采样芯片AD9433。
4.根据权利要求2所述的装置，其特征在于所述FPGA采用Altera公司的 StratixEP2S60 芯片。
5.根据权利要求2所述的装置，其特征在于所述DSP采用DSK6416。
全文摘要
本发明涉及一种BPL接收机时间信息解码方法及其装置，技术特征在于对接收到的BPL长波授时信号进行12bit的A/D采样转换并进行数字滤波等预处理，然后，利用科斯塔斯环进行去载波处理，获取BPL长波授时信号的载波相位调制信息。与采样、滤波处理后的BPL长波授时信号进行相关混频，然后利用FIR低通滤波器滤除高频成份，分I/Q支路将数据送给DSP，DSP主要根据I/Q支路数据进行鉴相、环路滤波等处理实现对载波跟踪环路的控制与处理。采用本发明的解码方法对BPL长波授时信号进行解码，在信噪比SNR≥5dB时的解码误码率优于0.05％，基于解码获取的标准时间信息产生的1PPS定时信号的定时不确定度≤200ns。
文档编号H04L27/22GK102510367SQ201110310848
公开日2012年6月20日 申请日期2011年10月13日 优先权日2011年10月13日
发明者华宇, 徐永亮, 李实锋, 胡永辉 申请人:中国科学院国家授时中心