专利名称：一种机顶盒及其待机控制方法
技术领域：
本发明涉及有线电视领域，具体涉及一种机顶盒及其待机控制方法。
背景技术：
在传统应用中采用单片机待机电路控制机顶盒待机及唤醒功能，但单片机待机只能响应传统的红外遥控器的应用，无法满足智能终端用户使用2. 4G无线等遥控器的应用。 在使用主芯片待机的电路中，由于高负载电源在待机状态下的功耗难以控制，单独的主芯片GPI0(General Purpose Input Output，通用输入/输出端口)待机控制存在着主板待机功耗过高的问题。现有主芯片待机的处理方案主要包括一种方法是为主芯片待机工作的模块单独设计电源，此电源在任何状态下都是保证工作的，如图1所示，在此方案中，供电系统结构分为两部分，均分别连接主芯片和外围电路一是正常供电单元，保证系统各项功能的正常运行。在正常工作状态，此部分电路被打开。在待机状态下，此部分被主芯片关闭。二是待机供电单元，此部分一直处于稳定供电状态。当系统需要进入待机状态时， 由主芯片关闭正常供电单元，此时由待机供电单元保持稳定供电，以保证主芯片能够正常响应外部唤醒控制，如遥控器唤醒或按键唤醒。此解决方案的缺点是需要额外的供电系统，以保证系统的正常运行，提高了系统的整体应用成本。还有一种方法如图2所示，正常供电单元通过开关连接主芯片和外围电路中的部分单元，另外还直接连接主芯片和外围电路中的其它单元；利用主芯片进行开关控制，打开或关闭外置电源通路上的所述开关；在响应待机控制信号后，主芯片关闭所述开关，以达到待机状态下关闭部分单元的电源，降低功耗的目的；关闭所述开关后，主芯片及外围电路中和唤醒信号相关的一部分单元仍由正常供电单元供电，当响应唤醒信号时，主芯片就可以打开外置电源通路上的所述开关，从而保证各个功能模块的正常工作。此电路单纯依靠开关(通常为MOS管)控制待机功耗，在要求的待机小于IW的规范下，在某些电源芯片效率不高的情况下，对于待机状态下的功率有时会出现功率临界或超过规范要求的情况。
发明内容
本发明要解决的技术问题是如何在满足机顶盒正常工作及待机唤醒功能的前提下，进一步降低主板在待机状态下的功耗。为了解决上述问题，本发明提供了一种机顶盒，包括开关、包括多个单元的主芯片；供电单元，用于直接向所述主芯片中和待机状态相关的单元输出电压，及通过所述开关向所述主芯片中和待机状态无关的单元输出电压；还包括转换电路，用于根据所述主芯片输出脉冲的宽度改变所述供电单元输出的电压的高低；所述主芯片用于当准备待机时关闭所述开关，并调整输出脉冲的宽度；当唤醒系统时打开所述开关，并恢复输出脉冲的宽度。进一步地，所述的机顶盒还包括外围电路；所述供电单元还用于直接向所述外围电路中和待机状态相关的单元输出电压，及通过所述开关向所述外围电路中和待机状态无关的单元输出电压。进一步地，所述主芯片当准备待机时将输出脉冲的宽度调宽。进一步地，调整后的脉冲的宽度能使供电单元输出的电压降低，并足够待机状态下使用。进一步地，所述供电单元包括电源芯片及其外围电路；所述转换电路根据所述主芯片输出脉冲的宽度改变所述供电单元输出的电压的高低是指所述转换电路根据所述主芯片输出脉冲的宽度改变所述电源芯片反馈脚的等效电阻。进一步地，所述转换电路包括第一、第二、第三、第四电阻和电容；其中，所述第一、第二、第三电阻依次串联后，连接在主芯片的脉冲输出管脚和电源芯片的反馈脚之间；所述第四电阻一端连接在第一、第二电阻的连接点上，另一端接地；所述电容一端连接在第二、第三电阻的连接点上，另一端接地。进一步地，所述第一、第二、第三电阻的参数分别为ORdOK/l^dOgK/l^ ；连接在第一、第二电阻的连接点和地之间的第四电阻，参数为20K/1%，以及连接在第二、第三电阻的连接点和地之间的第一电容，参数为0. 1 μ F本发明还提供了一种机顶盒的待机控制方法，所述机顶盒至少包括主芯片，所述方法包括当准备待机时，停止向主芯片中和待机状态无关的单元输出电压；调整主芯片输出脉冲的宽度；当唤醒系统时，恢复主芯片输出脉冲的宽度，并恢复向主芯片中和待机状态无关的单元输出电压；根据调整后的输出脉冲的宽度改变向主芯片中和待机状态相关的单元输出的电压的高低。进一步地，所述调整主芯片输出脉冲的宽度是指将主芯片输出脉冲的宽度调宽。进一步地，调整后的脉冲的宽度能使供电单元输出的电压降低，并足够待机状态下使用。本发明的技术方案能够动态调整供电电压，在满足机顶盒正常工作及待机唤醒功能的前提下，进一步降低主板在待机状态下的功耗，可满足国家广电部门的规范，同时能够在系统唤醒后保证正常的工作电压。本发明的技术方案。本发明的优化方案通过四个电阻和一个电容能够实现在待机状态下降低内核工作电压，降低待机功耗的目的，减少对大功率电源板在待机状态下的功耗要求，简单新颖，成本低廉，可广泛应用于CPU待机的控制中。
图1是现有的主芯片待机的处理方案之一的示意图；图2是现有的主芯片待机的处理方案之二的示意图；图3是实施例一的机顶盒的示意框图；图4是实施例一的机顶盒具体例子的电路示意图。
具体实施例方式下面将结合附图及实施例对本发明的技术方案进行更详细的说明。需要说明的是，如果不冲突，本发明实施例以及实施例中的各个特征可以相互结合，均在本发明的保护范围之内。实施例一、一种机顶盒，如图3所示，包括开关、包括多个单元的主芯片；供电单元，用于直接向所述主芯片中和待机状态相关的单元输出电压，及通过所述开关向所述主芯片中和待机状态无关的单元输出电压；所述主芯片用于当准备待机时关闭所述开关，并调整输出脉冲的宽度；当唤醒系统时打开所述开关，并恢复输出脉冲的宽度；转换电路，用于根据所述主芯片输出脉冲的宽度改变所述供电单元输出的电压。本实施例中，所述机顶盒还可以包括外围电路，所述供电单元还用于直接向所述外围电路中和待机状态相关的单元输出电压，及通过所述开关向所述外围电路中和待机状态无关的单元输出电压。本实施例中，所述和待机状态相关的单元包括保证主芯片能够正常响应外部唤醒控制的各单元，可以认为就是现有技术中，在待机时主芯片/外围电路中仍需要保持开启的各单元；其它单元为和待机状态无关的单元。本实施例中，供电控制包括两部分内容一是GPIO断电控制，由主芯片在待机前关闭所述开关，从而关闭所有和待机状态无关的供电部分，降低系统功耗；二是PWM(Pulse width modulation，脉冲宽度调制)电压控制，由主芯片在待机前调整PWM输出的脉冲宽度，通过所述转换电路处理后，可降低待机状态下主芯片的工作电压，从而达到降低功耗的目的。在响应遥控器唤醒系统前，主芯片再次调整PWM输出脉冲宽度成原状，通过所述转换电路处理后，提供主芯片的工作电压也恢复成原状，恢复系统的全速运行。本实施例利用主芯片发出的数字信号，通过简单的硬件电路，调制成电源反馈点的等效负载电阻，控制主芯片内核工作电压的高低，达到控制功耗的目的。通过主芯片的 GPIO和PWM控制协同控制以降低整机在待机状态下的功耗，有效弥补了单独使用GPIO控制状况下的功耗过高的问题。由于主芯片的内核功耗过大，通过降低待机状态下的内核工作电压，同时保证主芯片在待机状态下的正常工作，可以有效降低主芯片待机功耗难以控制的问题。本实施例中，主芯片调整/恢复输出脉冲的宽度可通过控制脉冲宽度调制电路来实现，该脉冲宽度调制电路可以但不限于为一芯片；调整/恢复输出脉冲的宽度也可视为调整/恢复输出脉冲的频率。本实施例中，所述主芯片当准备待机时将输出脉冲的宽度调宽；调宽的幅度(或者说调宽后的宽度)根据供电单元和转换电路所用元件设定，调整后的脉冲的宽度应能使供电单元输出的电压降低，并足够待机状态下使用。本实施例中，所述供电单元可以但不限于为一电源芯片及其外围电路；所述转换电路根据所述主芯片输出脉冲的宽度改变所述供电单元输出的电压可以是指所述转换电路根据所述主芯片输出脉冲的宽度改变所述电源芯片反馈脚的等效电阻。本实施例中，所述转换电路具体可以包括第一、第二、第三、第四电阻和电容；其中，所述第一、第二、第三电阻依次串联后，连接在主芯片的脉冲输出管脚和电源芯片的反馈脚之间；所述第四电阻一端连接在第一、第二电阻的连接点上，另一端接地；所述电容一端连接在第二、第三电阻的连接点上，另一端接地。本实施例的一个具体例子中，所述主芯片包括可进行PWM的内置芯片PWMl，该芯片输出脉冲给所述转换电路；所述供电单元包括电源芯片及其外围电路，如图4中虚线上方所示；虚线下方所示为所述转换电路，包括依次串联在芯片PWMl和电源芯片管脚4之间的第一、第二、第三电阻，参数分别为0R、20K/1%、309K/1% ；连接在第一、第二电阻的连接点和地之间的第四电阻，参数为20K/1%，以及连接在第二、第三电阻的连接点和地之间的第一电容，参数为 0. 1 μ F ；所述电源芯片的管脚1、3、6接地；管脚2连接第一高电平VDD，并通过第二电容 (22 μ F)接地；管脚5通过串联的第五电阻(22Κ)和第三电容(2. 2nF)接地；管脚10通过第八电阻(IOK)连接第二高电平VDD2;管脚4为反馈脚，通过第六电阻(37. 4K/1%)和电感(1.5μΗ/4Α)与管脚7、8、9相连，并通过第七电阻(87. 5Κ/1%)接地，另外还连接所述第三电阻；其中，第六电阻和电感之间的连接点还通过并联的第四、第五电容(均为22 μ F) 接地，该连接点上的电压即供电单元的输出电压VDD_C0RE_A0。在上图中左侧由主芯片发出的数字脉冲信号，在右侧为转换后的模拟信号，将图2 中的电路接入图1中后，新增加的部分(图2、可等效为一定数值的电阻，从而改变电源芯片反馈点的电阻分配，达到调整输出电压的目的。正常工作状态下，主芯片通过内置的芯片PWMl发出脉冲的宽度为A，经过图中转换电路后，控制电源芯片反馈脚的等效电阻，将供电单元的输出电压VDD_C0RE_A0设定在正常工作电压Al。
外部控制单元向主芯片发送待机操作信号。主芯片接收到待机操作信号后，分别关闭信号处理单元、存储单元中相关应用；通过MOS管关闭各路外设供电，关闭主芯片部分供电，改变供电状态，降低功耗；另外，主芯片调整输出脉冲频率，将芯片PWMl发出脉冲的宽度调整为B，经过图中转换电路后，调整电源芯片反馈脚的等效电阻，降低供电单元的输出电压VDD_C0RE_A0到Bi，从而降低主芯片内核供电电压，也就降低了内核功耗，同时还保证内核在待机状态下仍能正常工作；外部控制单元向主芯片发送唤醒控制信号后，主芯片调整输出脉冲频率，将芯片 PWMl上的脉冲的宽度恢复到A，经过图中转换电路后，控制电源芯片反馈脚的等效电阻，将供电单元的输出电压VDD_C0RE_A0恢复到正常工作电压Al，从而提高内核供电电压，恢复内核供电至正常工作电压；另外主芯片通过MOS管打开各路外设供电，恢复主芯片所有供电，恢复所有外设供电，主芯片重新启动各应用程序，恢复系统的正常运行。实施例二，一种机顶盒的待机控制方法，所述机顶盒至少包括主芯片，所述方法包括当准备待机时，停止向主芯片中和待机状态无关的单元输出电压；调整主芯片输出脉冲的宽度；当唤醒系统时，恢复主芯片输出脉冲的宽度，并恢复向主芯片中和待机状态无关的单元输出电压；根据调整后的输出脉冲的宽度改变向主芯片中和待机状态相关的单元输出的电压的高低。本实施例中，所述调整主芯片输出脉冲的宽度是指将主芯片输出脉冲的宽度调
觅ο本实施例中，调整后的脉冲的宽度能使供电单元输出的电压降低，并足够待机状态下使用。其它实现细节可参见实施例一。当然，本发明还可有其他多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明的权利要求的保护范围。
权利要求
1.一种机顶盒，包括开关、包括多个单元的主芯片；供电单元，用于直接向所述主芯片中和待机状态相关的单元输出电压，及通过所述开关向所述主芯片中和待机状态无关的单元输出电压； 其特征在于，还包括转换电路，用于根据所述主芯片输出脉冲的宽度改变所述供电单元输出的电压的高低；所述主芯片用于当准备待机时关闭所述开关，并调整输出脉冲的宽度；当唤醒系统时打开所述开关，并恢复输出脉冲的宽度。
2.如权利要求1所述的机顶盒，其特征在于，还包括 外围电路；所述供电单元还用于直接向所述外围电路中和待机状态相关的单元输出电压，及通过所述开关向所述外围电路中和待机状态无关的单元输出电压。
3.如权利要求1所述的机顶盒，其特征在于所述主芯片当准备待机时将输出脉冲的宽度调宽。
4.如权利要求3所述的机顶盒，其特征在于调整后的脉冲的宽度能使供电单元输出的电压降低，并足够待机状态下使用。
5.如权利要求1到4中任一项所述的机顶盒，其特征在于 所述供电单元包括电源芯片及其外围电路；所述转换电路根据所述主芯片输出脉冲的宽度改变所述供电单元输出的电压的高低是指所述转换电路根据所述主芯片输出脉冲的宽度改变所述电源芯片反馈脚的等效电阻。
6.如权利要求5所述的机顶盒，其特征在于，所述转换电路包括 第一、第二、第三、第四电阻和电容；其中，所述第一、第二、第三电阻依次串联后，连接在主芯片的脉冲输出管脚和电源芯片的反馈脚之间；所述第四电阻一端连接在第一、第二电阻的连接点上，另一端接地； 所述电容一端连接在第二、第三电阻的连接点上，另一端接地。
7.如权利要求6所述的机顶盒，其特征在于所述第一、第二、第三电阻的参数分别为ORdOK/i^dogK/i^ ；连接在第一、第二电阻的连接点和地之间的第四电阻，参数为20Κ/1%，以及连接在第二、第三电阻的连接点和地之间的第一电容，参数为0. IyF
8.一种机顶盒的待机控制方法，所述机顶盒至少包括主芯片，所述方法包括当准备待机时，停止向主芯片中和待机状态无关的单元输出电压；调整主芯片输出脉冲的宽度；当唤醒系统时，恢复主芯片输出脉冲的宽度，并恢复向主芯片中和待机状态无关的单元输出电压；根据调整后的输出脉冲的宽度改变向主芯片中和待机状态相关的单元输出的电压的尚低。
9.如权利要求8所述的方法，其特征在于所述调整主芯片输出脉冲的宽度是指将主芯片输出脉冲的宽度调宽。
10.如权利要求9所述的方法，其特征在于调整后的脉冲的宽度能使供电单元输出的电压降低，并足够待机状态下使用。
全文摘要
本发明公开了一种机顶盒及其待机控制方法；所述机顶盒包括开关、包括多个单元的主芯片；供电单元，用于直接向所述主芯片中和待机状态相关的单元输出电压，及通过所述开关向所述主芯片中和待机状态无关的单元输出电压；转换电路，用于根据所述主芯片输出脉冲的宽度改变所述供电单元输出的电压的高低；所述主芯片用于当准备待机时关闭所述开关，并调整输出脉冲的宽度；当唤醒系统时打开所述开关，并恢复输出脉冲的宽度。本发明能够在满足机顶盒正常工作及待机唤醒功能的前提下，进一步降低主板在待机状态下的功耗。
文档编号H04N21/43GK102404625SQ20111035377
公开日2012年4月4日 申请日期2011年11月9日 优先权日2011年11月9日
发明者李登彪, 许生明, 郭先概, 陈烨, 高伟 申请人:北京赛科世纪数码科技有限公司