专利名称：使用具有固定边沿密度的排列图案的频率获取的制作方法
技术领域：
本发明涉及频率获取系统和方法。
背景技术：
对于非常高速的串行数据传输，典型地应用嵌入式时钟信号控制；发射机使用特定的编码方案，以在串行数据流中包含充足的时钟信息，从而允许接收侧通过时钟和数据恢复(⑶R, Clock and Data Recovery)以及互补解码器来重新得到原始发射的数据。编码方案还可以提供信号调节(conditioning),如，dc平衡和/或频谱整形。通常应用的编码方案是8B10B，其中每个数据字节转换成10比特符号，该方案还提供控制符号，其中的一些控制符号包括唯一序列，以毫无疑义地确定符号边界。 可以通过同步解决方案或通过过采样解决方案来实现接收路径中的时钟和数据恢复(CDR)功能，其中，所述同步解决方案使用数据跟踪锁相环(PLL)，对所述数据跟踪锁相环(PLL)执行反馈控制以对中心比特(center of the bits)进行采样；所述过采样解决方案利用从基准时钟得到的时钟在每个比特周期对输入信号采样多于两次，同时，利用数字数据和时钟恢复算法来处理所述采样以恢复原始数据。同步解决方案与过采样方案相比具有ー些优点，这些优点包括同步解决方案恢复了例如可以用于重传或用于同步数据后处理的同步模拟时钟，同步解决方案典型地消耗更少的功率，并且同步解决方案在以给定的エ艺技术来实现时支持更高的数据速率。同步解决方案的缺点是其启动复杂性，包括启动时间、频率捕获范围和对错误锁定的灵敏度。数据跟踪PLL典型地不具有本征频率检测能力，因此在没有附加频率获取的帮助下不会正确地锁定。频繁使用的超前-滞后(early-late)数据跟踪PLL或继电式(bang-bang)数据跟踪PLL围绕瞬时的自由运转的(momentary free-running)振荡器频率具有有限的频率捕获范围。频率可以漂移离开(drift away)，和/或如果数据速率在该范围之外则可能发生错误锁定。这意味着必须利用附加的功能使振荡器频率足够接近数据频率，以确保鲁棒的操作。如图I所示，传统的解决方案在CDR中的数据跟踪回路旁边添加时钟乘法器PLL回路。使用足够精确的基准时钟和相位频率检测器(PFD)，将振荡器频率调整为变得接近数据速率，使得当切換至数据跟踪模式时，数据速率将会在CDR的频率捕获范围内。然而，这典型地需要非常精确的基准时钟，如果出于其他原因在应用中不存在这种时钟，则这会成为主要问题。此外，必须特殊关注由于切换至数据跟踪模式而导致不发生显著频率阶跃(step)的这种特殊情况，否则数据速率可以再次位于⑶R频率捕获范围之外。备选地，可以出于同步的目的而向接收机的输入施加切換序列图案(togglingtraining pattern)。由于数据跟踪PLL典型地不具有本征频率检测能力，所以通常添加具有相位频率检测器(PFD)的第二回路，其中在排列期间使用切换输入数据图案作为基准时钟信号，如图2所示。该解决方案的缺点是，输入信号需要驱动附加的电路，由于额外的寄生载荷，这使性能变差。此外，输入信号典型地是低摆幅差分的(low-swingdifferential)，因此很有可能无法直接驱动逻辑驱动器或PFD。因此需要附加的放大缓冲器，如果排列图案是在一定比特速率下的交替比特序列，则这要具有较大的带宽。在这种情况下，必须特殊关注由于切换至数据跟踪模式而导致不发生显著频率阶跃的情况，否则数据速率可以再次变成位于CDR频率捕获范围之外。
发明内容
因此，需要至少部分地改进已知的缺点。因此，本发明的目的是提供ー种频率获取方法，包括以下步骤获取输入信号的采样，每个采样具有边沿；以固定数目的连续地获得的采样来形成集合； 对姆个集合中的边沿编号(numbering),并确定边沿的数目；将每个集合中的边沿数目与集合中的期望边沿数目相比较；如果实际边沿数目超过期望边沿数目，则提高在获取采样中使用的基准振荡器的频率；以及如果在集合中期望边沿数目超过实际边沿数目，则降低在获取采样中使用的基准振荡器的频率。该方法还可以包括步骤如果在集合中实际边沿数目等于期望边沿数目，则不修改基准振荡器的频率。此外，提供了ー种适于以上述方法来工作的系统，包括数据采样器，适于接收串行输入数据信号，以及针对时钟信号的每个循环产生多个比特，所述时钟信号用于对数据采样器采样；第一相位频率检测器，适于从到来的串行输入数据信号中提取频率信息；边沿计数器，用于产生从串行输入数据信号获得的边沿计数数目；比较器装置，用于将边沿计数数目与预置的数目相比较，所述比较器产生用于控制第一电荷泵的信号，电荷泵产生用于控制电压控制振荡器的电荷泵信号，电压控制振荡器还由第二电荷泵产生的第二信号来控制，第二电荷泵由数据采样器产生的信号来控制。有利地，串行输入信号包括预定义的重复图案，所述预定义的重复图案的长度与每个采样集合中覆盖的比特数相对应。此外，在数据锁定条件下，采用每比特至少两个采样，系统进ー步仅使用所获取的采样的子集来实现频率获取。本发明由独立权利要求限定。从属权利要求限定了有利实施例。
通过附图的示例描述，上述和其他优点将是显而易见的，附图中，图I示出了具有附加PFD的数据跟踪CDR架构，用于使用基准时钟来实现频率获取；图2示出了具有附加PFD回路的数据跟踪CDR架构，用于使用交替排列数据图案来实现频率获取；
图3示出了多相位CDR架构；图4示出了数据跟踪CDR架构，其中使用固定边沿密度排列数据图案来实现一列式(in-line)频率获取；图5示出了环路滤波器的实施例；图6示出了数据跟踪CDR架构，其中，所述数据跟踪CDR架构使用固定边沿密度排列数据图案来实现一列式频率获取,并 且具有用于粗略频率定位的附加PFD ；图7示出了当已达到正常频率时在频率获取模式下的频率和相位行为，在上下频率校正之间存在一些失配；图8示出了在频率获取就绪或繁忙的情况下执行检测的示例状态机；以及图9示出了检测器的示例实现，所述检测器确定频率获取何时繁忙。
具体实施例方式本发明提出了一种时钟和数据恢复架构，如果在输入存在具有已知边沿密度的排列图案，则所述时钟和数据恢复架构能够执行频率获取而无需精确的基准时钟和与输入相连的附加电路。根据本发明的频率获取方法根据数据跟踪模式的需要重新使用相同的数据采样前端来获取采样。图3示出了适于这种方法的架构的示例。对得到的采样进行后处理，以获得相对于输入序列的数据速率的与振荡器频率有关的信息。然后使用该信息将振荡器控制到校正频率。例如，可以在由K个采样组成的集合中执行对采样的后处理，以确定每个集合中边沿的数目。通过将实际边沿计数与基准边沿计数值相比较，判定频率是过高、过低还是足够合适。这种判定可以用于校正振荡器频率，例如通过电荷泵来校正。注意，可以有利的是，当回路被锁定时，将数目K选择为是每比特目标采样数目的整数倍。此外，对于多相CDR架构而言可以有利的是，使数目K与并行的时钟相位和采样器的数目匹配，使得可以在振荡器时钟频率处对已对准的采样集合执行数字处理。图4示出了这种情况的示例。例如，考虑以下情况作为⑶R的输入上的排列图案，交替的比特序列包括具有2N个相位的多相采样前端架构，目标为当被正确地锁定时以每比特周期2个采样来工作。在实际使用交替的比特图案实际来排列时，这是非常典型的情况，对于以同步数据跟踪时钟和数据恢复电路来实现最高数据速率而言，采用每比特周期2个采样是最优的。在这种情况下，2N个连续采样应当包含N个0和N个I。这还意味着在采样集合内将存在N个逻辑转换，其中认为第一转换可以位于该集合的第一个采样和前一集合的最后ー个采样之间。可以对应于2N+1个采样内的2N个位置，在任意两个相邻的采样上，利用EXOR功能(EXOR function)来检测边沿。可以对检测到的边沿的数目进行计数，并将该数目与期望的边沿数目N相比较。当振荡器频率与数据速率相比过低时，采样前端将有效地针对每个输入数据获取少于2个采样，因此在2N+1个采样内检测到的边沿的数目将变成大于N，这可以用作对提高振荡器频率的触发。当振荡器频率与数据速率相比过高时，采样前端将有效地针对每个数据比特获取多于2个采样，因此在2N+1个采样内检测到的边沿的数目将变成小于期望的边沿数目N，这可以用作对降低振荡器频率的触发。
注意，并不将频率获取电荷泵的输出直接连接至振荡器频率控制电压，而是可以有利地将频率获取电荷泵的输出仅连接至环路滤波器的积分电容器，如图5所示。这从频率获取回路中的环路滤波器中取走(take) 了 O。在环路滤波器中没有0的情况下频率获取回路可以是稳定的，这是因为，边沿计数比较原理得到了对频率的度量，因此回路表现出ー阶回路特性。在频率获取期间，回路尚未相位锁定，因此采样的相位可以相对于输入数据边沿而移动。此外应注意，输入信号和时钟信号的边沿受抖动的影响。因此，在频率获取模式下，即使频率已变成额定地(nominally)正确，一些边沿也可能会移动到前ー个集合或下ー个集合，这会导致集合的边沿计数过高或过低。然而由于对所有边沿计数，所以当频率正确时，具有低边沿计数的集合总是会稍后领先于具有过高边沿计数的集合。因此这些判定 误差被平均出去，回路使振荡器频率成为正确的值。注意，因为该回路是仅频率反馈回路，该仅频率反馈回路并不保持稳定的相位锁定，所以将存在较小的限制循环(limit cycle) 0应注意，以上所述的确定振荡器频率相对于输入数据速率而言过高还是过低的边沿计数方法并不是对于所有可能的频率都起作用。对于以每比特2个采样来工作的架构，在理想情况下，如果振荡器频率在其应当所处的值的三分之一到两倍之间，则该方法起作用。在实际情况中，由于非理想性，范围可以小一些。幸运的是，频率获取回路的捕获范围非常大，但是频率仍然需要在该范围之内。例如可以通过以具有基准时钟输入的附加PFD回路对该架构进行扩展，来实现这一点，基准时钟输入不需要精确，图6中示出了这种情況。可以利用多种类型的振荡器来容易地实现这种低精度的基准时钟，因此这种低精度的基准时钟没有成本损失。备选地，可以对回路滤波器的积分器节点预充电(pre-charge)，使得振荡器频率在频率获取捕获范围内。这使得数据跟踪⑶R的启动分三个阶段进行。I、例如利用PFD回路使振荡器频率在频率获取回路的宽捕获范围内，其中PFD回路使用低成本的集成振荡器作为基准。2、利用频率获取回路精确地使振荡器频率成为与数据速率相对应的频率。3、切換到数据跟踪模式。注意，因为使用了相同的采样前端，所以从步骤2向步骤3的切换可以非常平滑。主要差别在于，振荡器频率变成由相位检测器的结果来控制，而不是由边沿计数比较结果来控制。可以有利的是，在第一阶段移至比最終目标频率低的频率，以避免使振荡器在比应用所需的最大频率高的频率下运行。如果频率在捕获范围内，并且实际频率和目标频率之间的差值较大，则回路几乎继续校正振荡器频率，这是因为每ー个采样集合都会表现出不正确的边沿计数。当频率变成更接近目标频率时，采样集合将会表现出正确的边沿计数，这意味着不再会在每ー个采样集合循环都发生校正。频率校正脉冲的相对数目减小，直到频率非常逼近目标频率为止。注意，一些频率校正脉冲会继续出现在目标频率周围。图7示出了当频率获取完结(settle)时频率和相位的可能行为的示例。以离散的步长(discrete st印)来校正频率，因此该频率从不会精确地正确。在一些时间段中，频率略微过高，在一些时间段中，频率略微过低。在这些时间段中，边沿计数在相位漂移时保持正确，但是边沿位置尚未移动，因此什么也检测不到。如果频率略微过高，则在某ー时刻集合中边沿将会过少。当检测到这ー情况时，以向下步长来校正频率，此后频率典型地变成略微过低。在这种情况下，在某ー时刻集合中边沿将会过多，从而导致向上频率校正(frequency correction upwards),此后该机制本身反复地进行。如果向上和向下频率校正步长(frequency correction upward and down ward step)相等并且不存在其他非理想情況，则这会使频率在以下两个值之间切换一个值在目标频率以上，而ー个值在目标频率以下。在实际情况中，将会存在影响行为的非理想情况，例如，上下频率校正步长之间的失配、泄漏和漂移。这些非理想情况造成的影响是，频率在ー个方向上具有优选的倾向性(tendency)。例如，由于电荷泵上/下电流的不良匹配，可能容易发生频率校正步长失配。图7示出了这种频率步长失配的影响。这带来的结果是，有时会存在向同一方向的连续的(in a row)两个判定。可以有利的是，系统知道频率获取何时完成并且可以向数据跟踪模式切換。典型地，如果频率获取完成，则许多采样集合将会表现出正确的边沿数目，但是ー些集合会仍然表现出过高或过低的边沿计数，从而导致上频率校正和下频率校正。上校正和下校正将理想地是交替进行的，在上校正和下校正之间具有校正循环或不具有无校正循环。如上所述，在实际情况中，有时两个向上校正或两个向下校正可以连续地(in a row)发生，同样在这两个校正之间可以不具有无校正循环。所有其他情况可以被看作是未完结。例如，如图8所示，可以利用状态机来检验这些条件。在图8和图9中，more_edge表示采样集合的边沿计数过高，而less_edge表示采样集合的边沿计数过低。忽略所有无校正循环，因此仅使用校正了频率的判定序列。状态机监视(watch)趋势trend是观察到更多还是更少边沿。如果连续的三个或更多个判定指示相同的方向，则断言facq_buSy信号，以指示频率获取未完成。系统可以监测(monitor)该信号直到该信号在一定的时间段保持静默。注意，本文描述的facq_buSy信号在频率完结时并不提供恒定繁忙指示，因此需要一定的超时(time-out)。由于facq_busy可以是非常高频率的脉动信号(plused signal),所以可以有利的是，使用由facq_buSy信号来异步地设置的触发器(flip-flop)来捕获繁忙指示，系统使用周期性的clear-of-read来检验状态。图9示出了图8所示的状态机的示例实现。尽管切换输入数据图案的优点在于包含最大数目的边沿，然而也可以对于其他图案应用相反的频率获取构思。也可以使用具有固定边沿密度的任何排列图案，其中固定边沿密度是指在给定的固定长度的时隙内边沿的数目是恒定的，而与时隙的开始和结束时刻无关。有利的是采样集合的大小对应于给定的固定时隙的长度，因为在这种情况下每个集合的边沿数目变成恒定的。例如，如果所选的采样集合被定目标为对应于10比特，则任何重复的10比特序列都可以工作，因为该序列的边沿密度是已知的并且可以将采样集合与之相比较。由于10比特符号编码方案经常被使用，所以这种粒度(granularity)具有显著的优点。此外，甚至于，如果与排列图案的边沿密度变成实质上恒定的时间段相比，可以使频率获取控制回路的时间常数足够大，则可以使用在更长时间段上具有已知平均边沿密度的排列图案。 注意，如果在特定的架构中，每比特的目标采样数目大于2，则所有采样的子集对于频率获取而言就可以足够。注意，可以使用大频率校正步长来改善完结时间，然而代价是最终完结的精度。相反，通过减小频率校正步长可以改善完结精度，然而代价是更缓慢的设置。通过以下方式可以将上述优点相结合在完结期间调整频率校正步长，使得最初使用较大步长来快速完結，而向着频率完结时间段的末尾减小频率步长，从而实现更好的最終完结精度。为了易于理解，在图中将CDR内部的受控振荡器示为电压控制振荡器(VCO)，然而也可以使用备选类型的受控振荡器，例如，电流控制振荡器(CCO)。注意，这还可以影响环路滤波器的所需构造。尽管如此，备选 环路滤波器典型地还将包括积分电容器，因此可以使用类似的频率获取回路。所有的附图都是示例性的，而并不限制本发明的范围。尽管在架构描述中使用了基于电荷泵的频率控制，然而这仅应被看作是实现频率控制的示例，因此并不限制本发明。同样，可以使用任何其他方式来解释必须将频率増大或减小到期望的频率变化的判定。注意，对于任何示例电路实施例，在实际情况下可以有利的是应用补充实现方式或者具有相似功能的不同实现方式。注意，在本文中对特定信号的逻辑高电平或逻辑低电平的特定选择全部都是例证发明原理的示例，并不限制本发明的范围。注意，尽管本发明具体适于应用在集成电路中，然而本发明也可以应用于系统，在系统中根据本发明的部分包括多个组件。需要说明的是，本发明的保护范围不限于本文描述的实施例。本发明的保护范围也不受权利要求中參考数字的限制。词语“包括”并不排除除了权利要求中提到的部分以外的其他部分。对象前面的词语“ー种”并不排除多个这样的对象。构成本发明的一部分的装置可以以专用硬件的形式或者以编程用途处理器的形式来实现。本发明在于每个新特征或特征组合。
权利要求
1.ー种频率获取方法，包括以下步骤 获取输入信号的采样，每个采样具有边沿； 以固定数目的连续获得的采样来形成集合； 对每个集合中的边沿进行编号，并确定边沿的数目； 将每个集合中的边沿数目与集合中的期望边沿数目相比较； 如果实际边沿数目超过期望边沿数目，则提高在获取采样中使用的基准振荡器的频率；以及 如果在集合中期望边沿 数目超过实际边沿数目，则降低在获取采样中使用的基准振荡器的频率。
2.根据权利要求I所述的频率获取方法，还包括步骤如果在集合中实际边沿数目等于期望边沿数目，则不修改基准振荡器的频率。
3.一种用于频率获取的系统,包括 数据采样器，适于接收串行输入数据信号，以及针对时钟信号的每个周期产生多个比特，所述时钟信号用于对数据采样器采样； 第一相位频率检测器，适于从到来的串行输入数据信号中提取频率信息； 边沿计数器，用于产生从串行输入数据信号获得的边沿计数数目； 比较器装置，用于将边沿计数数目与预置的数目相比较，所述比较器产生用于控制第一电荷泵的信号，电荷泵产生用于控制压控振荡器的电荷泵信号，压控振荡器还由第二电荷泵产生的第二信号来控制，第二电荷泵由数据采样器所产生的信号来控制。
4.根据权利要求3所述的系统，其中，串行输入信号包括预定义的重复图案，所述预定义的重复图案的长度与每个采样集合中覆盖的比特数相对应。
5.根据前述任一项权利要求所述的系统，其中，在数据锁定条件下，采用每比特至少两个采样，系统进ー步仅使用所获取的采样的子集来实现频率获取。
全文摘要
本发明提供了一种频率获取方法，包括以下步骤获取输入信号的采样，每个采样具有边沿；以固定数目的连续获得的采样来形成集合；对每个集合中的边沿进行编号，并确定边沿的数目；将每个集合中的边沿数目与集合中的期望边沿数目相比较；如果实际边沿数目超过期望边沿数目，则提高在获取采样中使用的基准振荡器的频率；以及如果在集合中期望边沿数目超过实际边沿数目，则降低在获取采样中使用的基准振荡器的频率。
文档编号H04L7/027GK102655450SQ20111043879
公开日2012年9月5日 申请日期2011年12月19日 优先权日2010年12月17日
发明者赫里特威廉·登贝斯特, 阿诺·范德维尔 申请人:Nxp股份有限公司