专利名称：电力线载波通信自组网的路由模块的制作方法
技术领域：
本实用新型涉及通信技术领域，具体涉及电力线载波通信自组网的路由模块。
背景技术：
电力线载波通信是以电力线来作为通信介质的，现有电力线载波通讯技术的不足之处在于由于电网上并接了很多不同类型的用电设备，电网对载波通信信号存在衰减、噪声和干扰，使得电力线载波通信的点对点通信距离得到了很大的限制。因此，未来拓展载波通信的通信办法，主要是在电力线通信上引入中继路由的思想，目前国内主流的载波厂家都提出了多种路由算法和模块，但是很多大部分都是和载波芯片放置在一起，并只针对某一种载波芯片，具有很大的局限性。
发明内容本实用新型的目的在于提供一种通用的电力线载波通信自组网路由模块，上述目的由以下技术方案实现一种电力线载波通信自组网的路由模块，其特征在于，包括主控芯片、复位电路、 JTAG电路、非频繁存取数据存储器、频繁存取数据存储器、对外接口电路及电源电路；复位电路连接主控芯片的复位端口，JTAG电路连接主控芯片的程序测试端口，非频繁存取数据存储器和频繁存取数据存储器连接主控芯片的相应串行外设接口，电源电路为整个模块提供工作电源；对外接口电路包括第一 UART电路和第二 UART电路，第一 UART电路连接主控芯片的通讯端口和集中器MCU，第二 UART电路连接主控芯片的通讯端口和载波芯片。所述主控芯片采用ARM Cortex-m3芯片，所述非频繁存取数据存储器为带SPI接口的FLASH芯片，所述频繁存取数据存储器为带SPI接口的铁电存储器，ARM Cortex-m3芯片提供两个SPI接口，一个接FLASH芯片，另一个接铁电存储器。所述外接口电路还包括第三UART电路连接在ARM Cortex-m3芯片的程序升级端□。所述第一 UART电路与集中器MCU的连接端设置为单排插针结构，所述第二 UART 电路与载波芯片的连接端也设置为单排插针结构。本实用新型提出的电力线载波通信自组网路由模块能兼容多种载波方式，并采用插针和通道板进行连接，通用性好，能广泛用于电力线载波抄表、智能楼宇、智能家居、安防等领域。本实用新型提供的路由模块下行能兼容多种载波芯片，具有良好的通用性，上行支持国家电网公司《Q/QDW 376. 2-2009电力用户用点信息采集系统通信协议第二部分集中器本地通信模块接口协议》。
图1是实施例提供的电力线载波通信自组网路由模块的构成框图。图2是实施例提供的电力线载波通信自组网路由模块的主要工作流程图。
具体实施方式
如图1所示，本实施例提供的电力线载波通信自组网路由模块包括一片ARM Cortex-m3芯片、一片SPI接口的FLASH芯片、一片SPI接口的铁电存储器、电源电路、复位电路、JTAG电路及对外接口电路。ARM Cortex-m3芯片提供两个SPI接口，一个接FLASH芯片，另一个接铁电存储器，复位电路连接ARM Cortex-m3芯片的复位端口，电源电路为整个模块提供工作电源，JTAG电路连接ARM CorteX-m3芯片的程序测试端口，对外接口电路包括三个 UART (Universal Asynchronous Receiver/transmitter)电路，第一个 UART 电路连接ARM Cortex-m3芯片的通讯端口和集中器MCU，第二个UART电路连接ARM Cortex_m3 芯片的通讯端口和载波芯片，第三个UART电路(图1中未示)连接在ARM CorteX-m3芯片的程序升级端口。ARM Cortex-m3芯片作为主控芯片，其内部运行电力线载波通信自组网路由程序， FLASH芯片用于存储不需要频繁存取的数据，铁电存储器用于存储需要频繁存取的数据， JTAG电路用于对ARM Cortex-m3芯片内部程序进行调试，复位电路控制路由模块在上电时能有效复位；对外接口电路其中一路负责上行与集中器MCU的通信，另一路负责下行与载波芯片之间的通信，再一路为升级ARM CorteX-m3芯片程序升级预留。电源电路将外部提供的电源转换成路由模块需要的电源，复位电路控制路由板在上电时能有效复位。外部接口电路中的第一个UART电路与集中器MCU的连接端设置为单排插针结构， 外部接口电路中的第二个UART电路与载波芯片的连接端也设置为单排插针结构，这样能够更方便地连接到载波通道板上。上述实施例提供的通用的电力线载波通信自组网路由模块，通过配合电力线载波通信自组网路由程序(从附图2中给出了完成与集中器交互和自动路由搜索维护的主要流程)，可以支持基于分析通信成功率进行路径搜索、路由表维护、探测任务分配，支持自组网、自诊断、自恢复，及支持不低于七级中继。
权利要求1.一种电力线载波通信自组网的路由模块，其特征在于，包括主控芯片、复位电路、 JTAG电路、非频繁存取数据存储器、频繁存取数据存储器、对外接口电路及电源电路；复位电路连接主控芯片的复位端口，JTAG电路连接主控芯片的程序测试端口，非频繁存取数据存储器和频繁存取数据存储器连接主控芯片的相应串行外设接口，电源电路为整个模块提供工作电源；对外接口电路包括第一 UART电路和第二 UART电路，第一 UART电路连接主控芯片的通讯端口和集中器MCU，第二 UART电路连接主控芯片的通讯端口和载波芯片。
2.根据权利要求1所述的电力线载波通信自组网的路由模块，其特征在于所述主控芯片采用ARM Cortex-m3芯片，所述非频繁存取数据存储器为带SPI接口的FLASH芯片，所述频繁存取数据存储器为带SPI接口的铁电存储器，ARM Cortex-m3芯片提供两个SPI接口，一个接FLASH芯片，另一个接铁电存储器。
3.根据权利要求1或2所述的电力线载波通信自组网的路由模块，其特征在于所述外接口电路还包括第三UART电路，连接在主控芯片的程序升级端口。
4.根据权利要求1所述的电力线载波通信自组网的路由模块，其特征在于所述第一 UART电路与集中器MCU的连接端设置为单排插针结构，所述第二UART电路与载波芯片的连接端也设置为单排插针结构。
专利摘要本实用新型公开一种电力线载波通信自组网的路由模块，包括主控芯片、复位电路、JTAG电路、非频繁存取数据存储器、频繁存取数据存储器、对外接口电路及电源电路；复位电路连接主控芯片的复位端口，JTAG电路连接主控芯片的程序测试端口，非频繁存取数据存储器和频繁存取数据存储器连接主控芯片的相应串行外设接口，电源电路为整个模块提供工作电源；对外接口电路包括第一UART电路和第二UART电路，第一UART电路连接主控芯片的通讯端口和集中器MCU，第二UART电路连接主控芯片的通讯端口和载波芯片。本实用新型提出的电力线载波通信自组网路由模块能兼容多种载波方式，通用性好。
文档编号H04L12/56GK202127416SQ20112018084
公开日2012年1月25日 申请日期2011年5月31日 优先权日2011年5月31日
发明者刘述钢, 崔宇昊, 张波, 彭燚, 陈刚 申请人:珠海中慧微电子有限公司