专利名称：一种具有串行数字接口的字符叠加装置的制作方法
技术领域：
本实用新型涉及安全防范及视频监控领域技术领域，特别涉及一种具有串行数字接口的字符叠加装置。
背景技术：
SDI接口是数字串行接口(serial digital interface)的首字母缩写。串行数字接口 SDI是目前使用最广泛的数字视频接口。它是遵循SMPTE-259M和EBU-Tech_3267标准制定的，已经被世界上众多数字视频设备生产厂家普遍采纳并作为标准视频接口，SDI技术最初主要应用于广播电视系统，随着技术和市场的日益成熟，SDI技术开始应用于视频监控领域。目前视频监控常用的字符叠加器主要针对模拟视频信号而设计的，尚未发现针对高清SDI视频流的字符叠加器。
实用新型内容为了解决上述问题，本实用新型提供了一种具有串行数字接口 SDI的字符叠加装置，可广泛应用于高清SDI视频监控系统中。为达到上述目的，本实用新型的技术方案如下一种具有串行数字接口的字符叠加装置，包括摄像机1，还包括SDI信号输入处理部分2、叠加字符部分3和SDI信号输出处理部分4 ;所述摄像机I与所述SDI信号输入处理部分2、叠加字符部分3和所述SDI信号输出处理部分4顺序电性连接在一起。所述SDI信号输入处理部分2由电缆均衡21、扰码解码22和串并转换23顺序电性连接构成，所述叠加字符部分3由屏幕字符保存区31、存储字库32、网络33及串行接口34电性连接构成，所述SDI信号输出处理部分4由并串转换41、加扰码处理42和电缆驱动43顺序电性连接构成。所述SDI信号输入处理部分2中的所述电缆均衡21、扰码解码22、串并转换23和所述SDI信号输出处理部分4中的所述并串转换41、加扰码处理42、电缆均衡43可以分别采用公知的三个集成电路，也可将上述三个集成电路集成到一个产品中，所述叠加字符部分3中的所述屏幕字符保存区31、存储字库32、网络33及串行接口 34为公知产品。由于采用了上述技术方案，本实用新型具有以下显著特点I、具有串行数字接口 SDI的字符叠加装置填补了市场空白，具有广泛的应用前
旦
-5^ O2、智能化、自动化程度高。3、结构简单、造价低、使用方便。
图I—本实用新型电气原理方框图其中，I-摄像机，2-SDI信号输入处理部分，21-电缆均衡，22—扰码解码(NZRI)，23—串并转换，3-叠加字符部分(FPGA)，31—屏幕字符保存区(DDR3)，32—存储字库(Flash)，33—网络，34—串行接口，4—SDI信号输出处理部分，4—并串转换，42—加扰码处理，43-电缆驱动。
具体实施方式
SDI串行接口是把数据字的各个比特以及相应的数据通过单一通道顺序传送的接口，完成对SDI的电视信号叠加字符的本实用新型由SDI信号输入处理部分2、叠加字符部分3及SDI信号输出处理部分4等构成，用于高清或标清SDI视频流的字符叠加器中。其中，SDI信号输入处理部分2由电缆均衡21、扰码解码22、串并转换23电性连接构成，叠加字符部分3由屏幕字符保存区31存储字库32、网络33及串行接口 34电性连接构成，SDI信号输出处理部分4由并串转换41、加扰码处理42及电缆驱动43电性连接构成。SDI信号输入处理部分2用于接收、处理摄像机I传输过来的SDI视频流，将SDI 数据还原为最初对图像采样的并行数据。电缆均衡21用于均衡经过75欧姆同轴电缆接收的信号，便于恢复数据和时钟。扰码解码22用于输入端恢复时钟和对于输出的串行数据进行NRZI (非归零反相编码)解码处理，接收时进行去解码NRZI处理，称为扰码解码。串并转换23用于对经过NRZI解码的视频数据进行串并转换，以输出10比特的并行数据流。叠加字符部分(FPGA) 3完成字符叠加功能，在叠加字符部分(FPGA) 3中对输入的4:2: 2的IObit并行数据根据字符屏幕影像进行叠加。它由屏幕字符保存区(DDR3)31、存储字库(Flash)32、网络33及串行接口 34组成，用于同主机通信、设置字符叠加信息及其它控制信息。SDI信号输出处理部分4完成并行数据到串行输出转换处理。其中，并串转换41，将叠加了字符的视频数据转换成串行数据。加扰码处理42，将上述串行数据进行NZRI编码处理。电缆驱动43，用于将加扰码处理的串行数据进行驱动，以便于通过75欧电缆传输。上述电缆均衡21、扰码解码22、串并转换23三部分可以分别采用专用的集成的电路，如美国的NS公司，加拿大的Gennum公司均有相应产品；也有公司将上述三部分集成到一个产品上面实现，如Gennum公司的产品。同样并串转换41、加扰码处理42、电缆均衡43等三部分即可采用分立的集成的电路产品，也可以采用集成到一起的产品。
具体实施方式
来自摄像机I的SDI视频数据经过电缆均衡21器后被还原出SDI数据和SDI时钟，SDI数据经过扰码解码(NZRI)22解码还原为串行的图像数据流，叠加字符(FPGA)3内的CPU—方面判断一帧数据的行场同步信号已及各个像素点，另一方面CPU根据预先设置的字符显示内容提取位于存储字库(Flash)32中的字库点阵信息，在屏幕字符保存区(DDR3)31中形成屏幕的影像，根据设定的位置将字符点阵写到屏幕影像中，CPU根据屏幕影像中字符点阵中‘I’将视频数据的相应位置替换为特定数值，该数值最终表现为显示在屏幕上的字符。经过修改后数据转换为串行数据，经过加扰码(NZRI)42处理后，经电缆驱动43输出。本实用新型针对高清SDI视频流填补了市场空白，具有造价低、自动化程度高等诸多优点，具有良好的市场价值和广泛的应用前景。[0022]凡是未脱离本实用新型技术方案的内容或依据本实用新 型的技术实质对以上方案所作的任何简单修改、等同变化与修饰，均仍属于本实用新型保护范围之内。
权利要求1.一种具有串行数字接口的字符叠加装置，包括摄像机(1)，其特征在于还包括SDI信号输入处理部分(2)、叠加字符部分(3)和SDI信号输出处理部分(4);所述摄像机(I)与所述SDI信号输入处理部分(2)、叠加字符部分(3)和所述SDI信号输出处理部分(4)顺序电性连接在一起。
2.如权利要求I所述的一种具有串行数字接口的字符叠加装置，其特征在于所述SDI信号输入处理部分(2)由电缆均衡(21)、扰码解码(22)和串并转换(23)顺序电性连接构成，所述叠加字符部分(3)由屏幕字符保存区(31)、存储字库(32)、网络(33)及串行接口(34)电性连接构成，所述SDI信号输出处理部分(4)由并串转换(41)、加扰码处理(42)和电缆驱动(43)顺序电性连接构成。
3.如权利要求2所述的一种具有串行数字接口的字符叠加装置，其特征在于所述SDI信号输入处理部分(2)中的所述电缆均衡(21)、扰码解码(22)、串并转换(23)和所述SDI信号输出处理部分(4)中的所述并串转换(41)、加扰码处理(42)、电缆均衡(43)可以分别采用公知的三个集成电路，也可将上述三个集成电路集成到一个产品中，所述叠加字符部分(3)中的所述屏幕字符保存区(31)、存储字库(32)、网络(33)及串行接口(34)为公知产品。
专利摘要本实用新型公开了一种具有串行数字接口的字符叠加装置。它由SDI信号输入处理部分、叠加字符部分及SDI信号输出处理等部分电性连接构成，可用于高清或标清SDI视频流的字符叠加器中。本实用新型针对高清SDI视频流填补了市场空白，具有造价低、自动化程度高等诸多优点，具有良好的市场价值和广泛的应用前景。
文档编号H04N5/765GK202524490SQ20112055942
公开日2012年11月7日 申请日期2011年12月28日 优先权日2011年12月28日
发明者刘允利 申请人:富盛科技股份有限公司