用于lte物理随机接入信道的数据处理装置及方法
【专利摘要】本发明提供了一种用于LTE物理随机接入信道的数据处理装置及方法，其中，该装置包括：数据缓存模块，用于发送数据缓存模块存储的数据和与数据相应的数据处理方式，其中，数据的类型包括：待处理的数字数据通信DDC数据、数据处理模块进行快速傅立叶变换FFT变换后的频域数据，数据处理方式包括：多种点数FFT变换、多种点数IFFT变换；数据处理模块，用于按照数据处理方式对数据进行处理，并将FFT变换后的频域数据发送给数据缓存模块，发送IFFT变换后的时域数据。本发明解决了相关技术中在物理随机接入信道的数据处理过程中相关功能集成度低、硬件资源使用率低的问题，从而有效提高了对数据处理的多样性，提高了硬件资源的使用率。
【专利说明】用于LTE物理随机接入信道的数据处理装置及方法
【技术领域】
[0001]本发明涉及通信领域，具体而言，涉及一种用于LTE物理随机接入信道的数据处理装置及方法。
【背景技术】
[0002]长期演进(Long Term Evolution,简称为LTE)物理随机接入信道作为非同步用户设备(User Equipment,简称为UE)和LTE上行无线接入的接口，在LTE的正交传输方案中扮演了重要的角色。
[0003]在已有的LTE物理随机接入信道(Physical RandomAccess Channel,简称为PRACH)实现方案中，存在以下几个缺陷:
[0004]I)没有在同一个方案中，同时体现对多小区、多天线、多频点、多种format以及多种点数的相关功能。
[0005]2)频分双工方式(Frequency Division Duplex,简称为FDD)和时分双工(TimeDivision Duplex，简称为TDD)是分别采用不同的相关方案处理的，没有在功能上加以集成和优化。
[0006]3) ZC序列采用先生成时域序列，然后再转化为频域序列。
[0007]4)在进行数据格式转换时，采用多块存储体进行分别处理，存储体的使用效率低。
[0008]5)在快速傅立叶变换(Fast Fourier Transform,简称为FFT)的处理上，FFT和IFFT,以及多种点数都分别处理。
[0009]6)在数据处理过程中，未及时做自动增益控制(Automatic Gain Control,简称为AGC)调整，导致检测精度低。
[0010]针对相关技术中上述至少之一的问题，目前尚未提出有效的解决方案。
【发明内容】
[0011]本发明提供了一种用于LTE物理随机接入信道的数据处理装置及方法，以至少解决相关技术中在物理随机接入信道的数据处理过程中相关功能集成度低、硬件资源使用率低的问题。
[0012]根据本发明的一个方面，提供了一种用于LTE物理随机接入信道的数据处理装置，其包括:数据缓存模块，用于发送数据缓存模块存储的数据和与数据相应的数据处理方式，其中，数据的类型包括:待处理的数字数据通信DDC数据、数据处理模块进行快速傅立叶变换FFT变换后的频域数据，数据处理方式包括:多种点数FFT变换、多种点数IFFT变换；数据处理模块，用于按照数据处理方式对数据进行处理，并将FFT变换后的频域数据发送给数据缓存模块，发送IFFT变换后的时域数据。
[0013]优选地，数据处理模块包括:FFT处理单元，用于在FFT处理单元空闲的情况下，接收数据缓存模块发送的待处理的DDC数据和与待处理的DDC数据相应的处理方式，并对待处理的DDC数据进行FFT变换，并将FFT变换后的频域数据发送给数据缓存模块。[0014]优选地，数据处理模块还包括:数据缓存模块，还用于在FFT处理单元空闲的情况下，将FFT变换后的频域数据发送给频域相关单元，并将控制信号发送给ZC序列生成单元；ZC序列生成单元，用于根据数据缓存模块发送的控制信号生成频域的ZC序列；频域相关单元，用于对FFT变换后的频域数据和ZC序列进行频域相关运算，并将频域相关运算后的频域数据发送给FFT处理单元；FFT处理单元，还用于按照数据缓存模块指示的与频域相关运算后的频域数据相应的数据处理方式对频域相关运算后的频域数据进行IFFT变换，并发送IFFT变换后的时域数据。
[0015]优选地，数据缓存模块包括:数据格式转化单元，用于将待处理的DDC数据的格式由混叠格式转换为正规格式。
[0016]优选地，数据缓存模块还包括:存储单元，用于根据写单元产生的写控制信号来存储待处理的DDC数据、FFT变换后的频域数据，其中，写单元根据读写协调单元存储的存储单元的使用状态来产生写控制信号。
[0017]优选地，数据缓存模块还包括:读单元，用于在确定需要读出的数据的类型的情况下，按照不同数据类型对应的读操作优先级根据读写协调单元存储的数据的包信息来读数据，其中，数据类型包括:待处理的DDC数据、FFT变换后的频域数据。
[0018]优选地，读取待处理的DDC数据的读操作优先级根据待处理的DDC数据的数据包大小来确定，读取FFT变换后的频域数据的读操作优先级根据FFT变换后的DDC数据包的大小和与FFT变换后的DDC数据对应小区的U值来确定。
[0019]优选地，读单元，还用于根据读写协调单元存储的自动增益控制AGC因子对待处理的DDC数据进行AGC调整，其中，AGC因子是存储单元计算获得的。
[0020]优选地，FFT处理单元包括:控制子单元，用于确定数据缓存模块发送的数据的类型，并确定与接收的数据相应的数据处理方式；处理子单元，根据确定的数据处理方式对接收到的数据进行处理。
[0021]优选地，FFT处理单元还包括:功率补偿子单元，用于根据功率补偿因子对IFFT变换后的数据进行功率补偿，其中，功率补偿因子是频域相关单元计算获得的。
[0022]优选地，频域相关单元还包括:计算子单元，用于计算获得对IFFT变换后的数据进行功率补偿的功率调整因子，并存储。
[0023]优选地，频域相关单元还包括:功率调整单元，用于计算功率调整因子，并根据功率调整因子对频域相关运算后的频域数据进行功率调整。
[0024]优选地，所述ZC序列生成单元，还用于采用指数迭代法在每个时钟周期生成一个频域的ZC序列的数据。
[0025]根据本发明的另一方面，提供了一种用于LTE物理随机接入信道的数据处理方法，其包括:通过数据缓存模块发送所述数据缓存模块存储的数据和与所述数据相应的数据处理方式，其中，所述数据的类型包括:待处理的数字数据通信DDC数据、数据处理模块进行快速傅立叶变换FFT变换后的频域数据，所述数据处理方式包括:多种点数FFT变换、多种点数IFFT变换；通过数据处理模块按照所述数据处理方式对所述数据进行处理，并将FFT变换后的频域数据发送给所述数据缓存模块，发送IFFT变换后的时域数据。
[0026]优选地，通过数据处理模块按照所述数据处理方式对所述数据进行处理包括:在所述数据处理模块中的FFT处理单元空闲的情况下，通过所述FFT处理单元接收所述数据缓存模块发送的待处理的DDC数据和与所述待处理的DDC数据相应的处理方式，并对所述待处理的DDC数据进行FFT变换，并将所述FFT变换后的频域数据发送给所述数据缓存模块。
[0027]优选地，通过数据处理模块按照所述数据处理方式对所述数据进行处理包括:在所述FFT处理单元空闲的情况下，所述数据缓存模块将所述FFT变换后的频域数据发送给所述数据处理模块中的频域相关单元，并将控制信号发送给所述数据处理模块中的ZC序列生成单元；通过所述ZC序列生成单元根据所述数据缓存模块发送的控制信号生成频域的ZC序列；通过所述频域相关单元对所述FFT变换后的频域数据和所述ZC序列进行频域相关运算，并将频域相关运算后的频域数据发送给所述FFT处理单元；通过所述FFT处理单元按照所述数据缓存模块指示的与所述频域相关运算后的频域数据相应的数据处理方式对所述频域相关运算后的频域数据进行IFFT变换，并发送所述IFFT变换后的时域数据。
[0028]在本发明中，通过数据缓存模块来发送该数据缓存模块存储的数据和与该数据相应的数据处理方式，上述数据的类型包括:待处理的DDC数据、数据处理模块进行FFT变换后的频域数据，实现通过数据缓存模块来同时存储时域数据和频域数据，从而提高了存储体的充分利用，提高了硬件资源的使用率；通过数据处理模块来按照上述数据处理方式对上述数据进行处理，即可以实现多种点数的FFT变换和多种点数的IFFT变换之间的切换来处理数据，在保证对数据的处理能力的同时，有效提高了对数据处理的多样性，提高了硬件资源的使用率。
【专利附图】
【附图说明】
[0029]此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中:
[0030]图1是根据本发明实施例的用于LTE物理随机接入信道的数据处理装置的结构框图；
[0031]图2是根据本发明实施例的数据处理模块的结构框图；
[0032]图3是根据本发明实施例的用于LTE物理随机接入信道的数据处理方法的流程图；
[0033]图4是根据本发明实施例的用于LTE物理随机接入信道的数据处理装置在PRACH信道中的位置的示意图；
[0034]图5是根据本发明实施例的另一种用于LTE物理随机接入信道的数据处理装置的结构框图；
[0035]图6是根据本发明实施例的DDC数据输出的混叠序数据顺序的示意图；
[0036]图7是根据本发明实施例的ra_buf的数据输出的正规序数据顺序的示意图；
[0037]图8是根据本发明实施例的数据缓存模块的结构示意图；
[0038]图9是根据本发明实施例的FFT处理模块的结构示意图；
[0039]图10是根据本发明实施例的频域相关模块的结构示意图；以及
[0040]图11是根据本发明实施例的频域ZC序列产生模块的结构示意图。
【具体实施方式】[0041]下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
[0042]本实施例提供了一种用于LTE物理随机接入信道的数据处理装置，如图1所示，该用于LTE物理随机接入信道的数据处理装置包括:数据缓存模块102，用于发送数据缓存模块存储的数据和与数据相应的数据处理方式，其中，数据的类型包括:待处理的数字数据通信DDC数据、数据处理模块进行快速傅立叶变换FFT变换后的频域数据，数据处理方式包括:多种点数FFT变换、多种点数IFFT变换；数据处理模块104，连接至数据缓存模块102，用于按照数据处理方式对数据进行处理，并将FFT变换后的频域数据发送给数据缓存模块，发送IFFT变换后的时域数据。
[0043]在上述实施例中，通过数据缓存模块102来发送该数据缓存模块102存储的数据和与该数据相应的数据处理方式，上述数据的类型包括:待处理的DDC数据、数据处理模块进行FFT变换后的频域数据，实现通过数据缓存模块102来同时存储时域数据和频域数据，从而提高了存储体的充分利用，提高了硬件资源的使用率；通过数据处理模块104来按照上述数据处理方式对上述数据进行处理，即可以实现多种点数的FFT变换和多种点数的IFFT变换之间的切换来处理数据，在保证对数据的处理能力的同时，有效提高了对数据处理的多样性，提高了硬件资源的使用率。
[0044]为了提高硬件资源的使用率，在本优选实施中，如图2所示，上述数据处理模块104包括:FFT处理单元1042，用于在FFT处理单元1042空闲的情况下，接收数据缓存模块102发送的待处理的DDC数据和与待处理的DDC数据相应的处理方式，并对待处理的DDC数据进行FFT变换，并将FFT变换后的频域数据发送给数据缓存模块。
[0045]在上述优选实施例中，FFT处理单元1042接收待处理的DDC数据和与待处理的DDC数据相应的处理方式，并对待处理的DDC数据进行FFT变换，在实现通过FFT处理单元1042对待处理的DDC数据进行FFT变换，该FFT变换可以是多种点数的FFT变换，提高了FFT处理单元1042处理数据的多样性，充分复用运算单元和存储单元的硬件资源，同时，在FFT处理单元1042空闲的情况下，接收待处理的DDC数据和与待处理的DDC数据相应的处理方式，使得FFT处理单元1042基本可以处于满负荷运行状态，从而提高了 FFT处理单元1042的硬件资源使用率。
[0046]为了进一步提高数据处理的相关能力的集成度，并提高硬件资源的使用率，在本优选实施例中，如图2所示，数据处理模块104还包括:上述数据缓存模块102，还用于在FFT处理单元1042空闲的情况下，将FFT变换后的频域数据发送给频域相关单元1046，并将控制信号发送给ZC序列生成单元1044 ;上述ZC序列生成单元1044，用于根据数据缓存模块102发送的控制信号生成频域的ZC序列；上述频域相关单元1046，用于对FFT变换后的频域数据和上述ZC序列进行频域相关运算，并将频域相关运算后的频域数据发送给上述FFT处理单元1042 ;该FFT处理单元1042，还用于按照数据缓存模块指示的与频域相关运算后的频域数据相应的数据处理方式对频域相关运算后的频域数据进行IFFT变换，并发送IFFT变换后的时域数据。
[0047]在上述优选实施例中，在上述FFT处理单元1042空闲的情况下，上述数据缓存模块102将FFT变换后的频域数据发送给频域相关单元1046，并将控制信号发送给ZC序列生成单元1044,进而上述FFT处理单元1042对上述频域相关单元1046频域相关运算后的频域数据进行IFFT变换，由于，从将FFT变换后的频域数据发送给频域相关单元1046，并将控制信号发送给ZC序列生成单元1044，到FFT处理单元1042对频域相关运算后的频域数据进行IFFT变换所需要的时间是非常短暂的，因此，可以认为，在上述FFT处理单元1042空闲的情况下，通过该FFT处理单元1042对频域相关运算后的频域数据进行IFFT变换，使得FFT处理单元1042基本可以处于满负荷运行状态，从而提高了 FFT处理单元1042的硬件资源使用率，同时，上述IFFT变换可以是多种点数的IFFT变换，以提高FFT处理单元1042处理数据的多样性，充分复用运算单元和存储单元的硬件资源；此外，通过ZC序列生成单元1044来根据控制信号直接生成频域的ZC序列，避免了由时域ZC序列到频域AC序列的转换，节省了时域、频域转换的FFT电路。
[0048]为了节省转换数据格式所需的存储体，在本优选实施例中，上述数据缓存模块102包括:数据格式转化单元，用于将待处理的DDC数据的格式由混叠格式转换为正规格式。即上述数据缓存模块102支持数据格式的转换，提高了存储体的使用率，同时，节省了数字下变频模块存储数据的空间，数字下变频模块将DDC数据包以混叠格式存储并发送给上述数据缓存模块102。
[0049]在充分提高存储体的使用率的同时，为了避免上述数据缓存模块102发生写端口冲突，在本优选实施例中，数据缓存模块102还包括:存储单元，用于根据写单元产生的写控制信号来存储待处理的DDC数据、FFT变换后的频域数据，其中，写单元根据读写协调单元存储的存储单元的使用状态来产生写控制信号。
[0050]在上述优选实施例中，通过读写协调单元来存储并实时地更新存储单元的读写状态和使用的空满状态，写单元根据读写协调单元中存储的存储单元的状态信息来生成写控制信号，避免存储单元的初写(存储待处理的DDC数据为初写)和回写(存储FFT变换后的频域数据为回写)发生冲突。
[0051]在充分提高存储体的使用率的同时，为了避免上述数据缓存模块102发生读冲突，在本优选实施例中，上述数据缓存模块102还包括:读单元，用于在确定需要读出的数据的类型的情况下，按照不同数据类型对应的读操作优先级根据读写协调单元存储的数据的包信息来读数据，其中，数据类型包括:待处理的DDC数据、FFT变换后的频域数据。即为不同数据的读操作设置读操作优先级，通过优先级的控制来避免上述读单元发生读冲突。
[0052]为了有效避免读冲突，并提高操作的便捷性，在本优选实施例中，上述读操作优先级可以通过以下方式来设置，例如，读取待处理的DDC数据的读操作优先级根据待处理的DDC数据的数据包大小来确定，读取FFT变换后的频域数据的读操作优先级根据FFT变换后的DDC数据包的大小和与FFT变换后的DDC数据对应小区的U值来确定。
[0053]在上述优选实施例中，通过根据待处理的DDC数据的数据包大小来确定读取待处理的DDC数据的读操作优先级，根据FFT变换后的DDC数据包的大小和与FFT变换后的DDC数据对应小区的U值来确定读取FFT变换后的频域数据的读操作优先级，使得读取FFT变换后的DDC数据的时间比读取待处理的DDC数据的时间长，即读取待处理的DDC数据的优先级高于读取FFT变换后的DDC数据的优先级，从而避免读单元发生读冲突。
[0054]为了防止FFT运算时数据溢出，在本优选实施中，上述读单元，还用于根据读写协调单元存储的AGC因子对待处理的DDC数据进行AGC调整，其中，AGC因子是存储单元计算获得的。即数据缓存模块102中的读单元通过AGC因子对待处理的DDC数据进行AGC调整后再发送给数据处理模块，避免FFT运算时数据溢出，以提高数据检测的精度。优选地，上述存储单元可以根据数据的参考信息来计算获得数据的AGC (记为AGC1)因子并存储，例如上述参考信息包括小区号、频点号、天线号、前导号、序列的长度等信息，
[0055]优选地，为了提高数据的处理效率，上述读单元可以在读取数据之前，预先将数据的包信息从读写协调单元中读出，并且进行预解析，这样可以在上述FFT处理单元1042空闲之前就可以将读取数据的地址和AGCl因子准备好，一旦FFT处理单元1042空闲，就可以进行读取数据了，从而可以提高整个数据处理的效率。
[0056]为了实现数据处理的多样性，在多种点数FFT变换和多种点数IFFT变换之间切换，在本优选实施例中，上述FFT处理单元1042包括:控制子单元，用于确定数据缓存模块发送的数据的类型，并确定与接收的数据相应的数据处理方式；处理子单元，根据确定的数据处理方式对接收到的数据进行处理。即先确定接收到的数据的类型，例如，待处理的DDC数据、FFT变换后的频域数据，在根据与接收到的数据相应的数据处理方式来确定点数，以及是FFT变换还是IFFT变换，从而实现数据处理的多样性。优选地，为了数据的连贯性，上述FFT处理单元1042可以采用流水的FFT运算。
[0057]为了防止过大或者过小的数据产生,在本优选实施例中，上述FFT处理单元1042还包括:功率补偿子单元，用于根据功率补偿因子对IFFT变换后的数据进行功率补偿，其中，功率补偿因子是频域相关单元1046计算获得的。即对IFFT变换后的数据进行功率补偿，从而提高数据检测的精度。
[0058]优选地，上述频域相关单元1046还包括:计算子单元，用于计算获得对IFFT变换后的数据进行功率补偿的功率调整因子，并存储。
[0059]为了防止IFFT运算时数据溢出，在本优选实施例中，上述频域相关单元1046还包括:功率调整单元，用于计算功率调整因子，并根据上述功率调整因子(记为AGC2)对频域相关运算后的频域数据进行功率调整。
[0060]为了保证ZC序列的精度，在本优选实施例中，上述ZC序列生成单元1044，还用于采用指数迭代法在每个时钟周期生成一个频域的ZC序列的数据。
[0061]本优选实施例提供了一种用于LTE物理随机接入信道的数据处理方法，如图3所示，该用于LTE物理随机接入信道的数据处理方法包括步骤S302至步骤S304。
[0062]步骤S302:通过数据缓存模块发送数据缓存模块存储的数据和与数据相应的数据处理方式，其中，数据的类型包括:待处理的数字数据通信DDC数据、数据处理模块进行快速傅立叶变换FFT变换后的频域数据，数据处理方式包括:多种点数FFT变换、多种点数IFFT变换。
[0063]步骤S304:通过数据处理模块按照数据处理方式对数据进行处理，并将FFT变换后的频域数据发送给数据缓存模块，发送IFFT变换后的时域数据。
[0064]通过上述步骤，通过数据缓存模块来发送该数据缓存模块存储的数据和与该数据相应的数据处理方式，上述数据的类型包括:待处理的DDC数据、数据处理模块进行FFT变换后的频域数据，实现通过数据缓存模块来同时存储时域数据和频域数据，从而提高了存储体的充分利用，提高了硬件资源的使用率；通过数据处理模块来按照上述数据处理方式对上述数据进行处理，即可以实现多种点数的FFT变换和多种点数的IFFT变换之间的切换来处理数据，在保证对数据的处理能力的同时，有效提高了对数据处理的多样性，提高了硬件资源的使用率。
[0065]为了提高硬件资源的使用率，在本优选实施中，通过数据处理模块按照数据处理方式对数据进行处理包括:在数据处理模块中的FFT处理单元空闲的情况下，通过FFT处理单元接收数据缓存模块发送的待处理的DDC数据和与待处理的DDC数据相应的处理方式，并对待处理的DDC数据进行FFT变换，并将FFT变换后的频域数据发送给数据缓存模块。
[0066]为了进一步提高数据处理的相关能力的集成度，并提高硬件资源的使用率，在本优选实施例中，通过数据处理模块按照数据处理方式对数据进行处理包括:在FFT处理单元空闲的情况下，数据缓存模块将FFT变换后的频域数据发送给数据处理模块中的频域相关单元，并将控制信号发送给数据处理模块中的ZC序列生成单元；通过ZC序列生成单元根据数据缓存模块发送的控制信号生成频域的ZC序列；通过频域相关单元对FFT变换后的频域数据和ZC序列进行频域相关运算，并将频域相关运算后的频域数据发送给FFT处理单元；通过FFT处理单元按照数据缓存模块指示的与频域相关运算后的频域数据相应的数据处理方式对频域相关运算后的频域数据进行IFFT变换，并发送IFFT变换后的时域数据。
[0067]以下结合附图对上述各个优选实施例进行详细地描述。
[0068]图4用于LTE物理随机接入信道的数据处理装置在PRACH信道中的位置的示意图，通过上述装置同时实现对多小区、多天线、多频点、多种format以及多种点数的相关功能，使得在处理数据的多样性上取得了进步；采用直接生成频域ZC序列，节省了存储时域序列的硬件资源；将FFT和IFFT，以及多点处理集成在一块，节省了大量的面积，同时配有检测机制，提高了硬件资源的使用效率；同时，将AGCl和AGC2集成在相关的部分模块中，提高了数据检测的精度。
[0069]图5是根据本发明实施例的另一种用于LTE物理随机接入信道的数据处理装置的结构框图，上述装置包括:数据缓存模块502、FFT处理模块504 (相当于上述FFT处理单元1042)、ZC序列生成模块508 (相当于上述ZC序列生成单元1044)和频域相关模块506 (相当于上述频域相关单元1046)，以及各个模块之间的连接关系。
[0070]数据缓存模块502 (简称ra_buf，标记为⑴)，FFT处理模块504 (简称ra_fft，标记为⑵)，频域相关模块506 (简称ra_cor，标记为⑶)和ZC序列生成模块506 (简称ra_zc，标记为⑷)。
[0071]ra_buf502接收来自通路①的数据和控制信号，输入ra_buf502的数据是混叠序格式；一个DDC数据包在ra_buf502内经过排序和AGC后，如果通路②指示ra_fTt504空闲，则由ra_buf502通过通路③向ra_fft502提供必要的控制信号和数据，③通道的数据顺序可以根据点数进行适当变化，以减少ra_fft502对存储空间的需求。
[0072]ra_fft504可以根据控制信号进行点数的选择，也可选择处理的方式是FFT或者IFFT0 ra_fft504核是流水结构。ra_fft504将来自通路③的数据进行FFT处理，将数据从时序转换到频域。
[0073]ra_fft504处理完的数据由通路④被再次送回ra_buf502进行缓存，称为回写。
[0074]回写完一个DDC包之后，如果通路②显示ra_fft504空闲，则ra_buf502将进行FFT处理后的频域数据和控制信号通过通路⑤送入ra_COr506 ;与此同时，由通道⑦将控制信号传送给ra_zc508,产生频域ZC序列，并将频域ZC序列经通道⑧传送给ra_cor。
[0075]通道⑤和⑧中的数据在ra_cor内做频域相关，即共轭相乘。[0076]ra_cor506中相关后的数据由通道⑨送入ra_fft504进行IFFT变换，将相关后的频域序列变回到时域，然后再由通道⑩将时域的数据送到天线合并模块，进行天线合并。
[0077]对于上述数据缓存模块502而言，
[0078]为了节省从天线接入到ra_ddc输出的存储空间，ra_ddc的数据输出顺序为混叠序，如图6所示,现在以20M带宽下,两小区,每个小区2天线、6频点、format2,前导点数为1536时的接入情况为例，对图6进行说明。
[0079]混叠DDC包中数据优先级顺序，由高到低依次为频点、天线、小区、点数、前导。
[0080]频点接入的顺序为0，5，2，3，4，I ;且O和5，2和3，4和I分别相邻;0、5和2、3，以及2、3和4、1之间为无效数据。将此段成为频点段。
[0081]每个频点段，占据一个天线格，图6中有两个天线格，所有天线格构成一个天线段；
[0082]每个天线段，占据一个小区格，图6中有两个小区，所有小区格构成一个小区段；
[0083]每个小区段，占据一个点格，图6中有1536个点格，所有点格构成一个前导段。
[0084]当format为0,1,4时,一个前导段构成一个混叠DDC包；当format为2或3时，两个前导段构成一个混叠DDC包。
[0085]而对于ra_fft的输出，由于要进行FFT变换，需要的顺序是图7中的正规序。
[0086]下面对图7的顺序进行说明:
[0087]正规DDC包中数据优先级顺序，由高到低依次为点数、前导、天线、频点、小区。
[0088]其中，点数的顺序由点数N决定，当点数为1536时，顺序为DIT基三顺序；当点数为256时,顺序为自然序。N个点构成一个点段；
[0089]一个点段占据一个前导格，当format为0，1，4时，一个前导格构成一个前导段；当format为2或3时，两个前导格构成一个前导段；
[0090]一个前导段占据一个天线格，所有天线格构成一个天线段；
[0091]一个天线段占据一个频点格，所有频点格构成一个频点段；
[0092]一个频点段占据一个小区格，所有小区格构成一个正规DDC包。
[0093]由于需要将ra_ddc输出的数据格式(混叠DDC包)转化为(正规DDC包)，因此，上述数据缓存模块ra_buf502具有数据缓存的功能和重新排序的功能。
[0094]为了防止FFT运算时数据溢出，需要对ra_ddc输出的数据进行AGC调整，记为AGCl，因此，ra_buf502具有AGCl调整因子计算功能，AGCl功能。
[0095]当ra_ddc向ra_buf502提供数据时，称为初写；当ra_fft504向ra_buf502提供数据时，称为回写。为了充分利用存储体，因此要求初写和回写不发生写端口的冲突，因此需要数据缓存模块合理调度初写和回写的时间间隙。
[0096]由于ra_buf502需要向ra_fft504和ra_cor506都提供数据，同样为了充分利用存储器，以节省面积，因此要求数据缓存模块在向ra_fft504和ra_COr506提供数据时，不能发生冲突，所以需要读冲突协调机制。例如，可以为读操作设置操作优先级，针对向ra_fft504和ra_cor506提供数据时设置不同的优先级，ra_buf502向ra_fft504提供数据的时间可以受DDC包大小的影响；ra_buf502向ra_cor提供数据的时间可以受DDC包大小和各小区内u值数量的影响；因此，向ra_COr506提供数据的时间比ra_fft504的长。据此，可以安排ra_fft504的读操作比ra_cor506的读操作具有更高的优先级,避免了读冲突的发生。
[0097]优选地，上述数据缓存模块502的结构可以采用如图8所示的机制来解决上述问题,ra_buf可以包括写模块ra_buf_wr802(相当于上述写单元)、存储子模块ra_buf_ram804(相当于上述存储单元)、读写协调模块ra_buf_seqm806 (相当于上述读写协调单元)、读模块ra_buf_rd808 (相当于上述读单元)四个模块。其中，
[0098]ra_buf_wr802模块负责对初写和回写数据的协调，AGCl因子计算。产生对存储子模块804 (简双口 RAM)的控制信号，来控制存储子模块804的初写和回写的操作，以避免出现写端口冲突，并且将数据的参考信息，该参考信息可以包括小区号、频点号、天线号、前导号、序列的长度等信息，以及根据这些参考信息计算出来的DDC包长度，存储位置，都要写入读写协调模块806。以上信息，称为DDC包信息。这些信息包含了 DDC包的基本信息，用来在读写协调模块806进行通信。ra_buf_Wr802还要根据参考信息对每个序列进行AGCl因子计算，计算完毕后，将AGCl因子存入ra_buf_seqm，供读模块读取。
[0099]读写协调模块ra_buf_seqm806需要对包信息进行存储,并对简双口 ram中读写状态进行映射更新；要对AGCl因子进行存储和更新。还要对整个ram中使用的空满状态进行标识，用来协调ra_buf_wr802和ra_buf_rd808的工作。
[0100]数据存储体为ra_buf_ram804,可以是一个简双口 ram,用来存储数据,存储的数据包括初写和回写的数据，这些数据的状态也会在ra_buf_seqm806中，同时，根据FFT模块的空闲指示信号将数据读出并发送。
[0101]读模块808用来根据读写协调模块存储的数据的包信息按照读操作优先级读取数据，还用来进行AGCl调整计算，每个序列的计算因子需要从ra_bUf_seqm中读出，将调整完毕后的数据送给ra_fft做FFT变换。优选地,ra_buf_rd808可以在读取数据之前,预先将序列信息从ra_buf_seqm806中读出，并且进行预解析,这样可以在ra_fft504空闲之前就可以将读取数据的地址和AGCl因子准备好，一旦ra_fft504空闲，就可以进行读取数据了，从而可以提高整个数据处理的效率。
[0102]对于FFT处理模块504而言，
[0103]因为受到format的影响，点数会发生变化，而且需要做FFT和IFFT两种运算，因此，要求FFT处理模块504可以在点数之间，FFT和IFFT之间进行切换；考虑到数据的连贯性，FFT处理模块可以采用流水的FFT运算，具有比较强的优势。此外，ra_buf502提供数据之前，需要ra_fft504是否空闲的信号，因此，要求FFT处理模块504具有空闲指示信号。FFT处理模块504处理的基本数据单元是一个N点的序列。
[0104]优选地,如图9所示,上述ra_fft504可以划分为控制模块ra_fft_ctrl902(相当于上述控制单元)、fft_core904 (相当于上述处理单元)、ra_fft_cmp906 (相当于上述功率补偿单元)三个子模块；ra_fft_Ctr1902控制模块负责根据数据缓存模块发送的指示信号判断数据和参考信息是来自ra_buf502或者ra_cor506,然后判断序列的点数和操作的类型(FFT 或是 IFFT )。
[0105]ff_tcore904将多个点数，FFT和IFFT功能集成在一起，设置有点数选择、正逆傅里叶变换的选择信号。
[0106]ra_fft_cmp906接收来自ra_cor506传送过来的功率调整因子，对进行IFFT变换后的数据进行功率补偿。[0107]对于频域相关模块506而言
[0108]频域相关模块506需要具有复数相乘功能；并且为了防止IFFT运算时数据溢出，需要对频域相关后的数据进行功率调整，记为AGC2。因此要求ra_COr具有AGC因子计算和数据缓存的功能。为了防止过大或者过小的数据产生，需要对IFFT之后的数据进行功率补偿。因此要求ra_cor具有功率补偿因子计算功能。
[0109]优选地,如图10所示,频域相关模块划分为共轭相乘模块ra_cor_multl002、AGC2缓存模块ra_cor_xbuf 1004、AGC2模块ra_cor_agcl006 (相当于上述功率调整单元)和功率调整因子计算模块ra_cor_cmpl008 (相当于上述计算单元)。
[0110]ra_cor_multl002用来进行频域相关,主要实现频域前导序列与频域ZC序列进行共轭相乘。
[0111]对于ZC序列生成模块508而言，
[0112]频域ZC序列直接由电路生成，避免了由时域ZC序列到频域ZC序列的转换，从而节省了时频域转换的FFT电路，同时为了保证频域ZC序列生成的精度，频域ZC序列在每个时钟周期产生一个数据。因此，也需要合适的算法的支持。
[0113]如图11所示,ZC序列生成模块采用指数迭代法求取频域ZC序列,rom_XuO和rom_Xul用来存储所有u值的第O个点和第I个点的频域值,第N个点的值可由第N-2个点的值迭代求取。
[0114]从以上实施例的描述中，可以看出，上述实施例实现了如下技术效果:采用混叠序和正规序的数据结构方式，同时实现对多小区、多天线、多频点、多种format以及多种点数的相关功能，使得相关模块在处理数据的多样性上取得了进步；支持formatO、format 1>format2> format3以及format4,达到了可以同时支持FDD和TDD的相关功能的效果；采用直接生成频域ZC序列，节省了存储时域序列的硬件资源；采用集中式存储区域管理，节省了分布式存储，存储体利用率低的问题，并采用读写协调模块，解决了存储体读写冲突的问题JfFFT和IFFT，以及多点处理集成在一块，节省了大量的面积，同时配有检测机制，提高了硬件资源的使用效率；支持在集中式的存储体中进行重排序功能，节省了转化数据时需要的存储体；将AGCl和AGC2集成在相关的部分模块中，提高了数据检测的精度。
[0115]显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
[0116]以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种用于长期演进LTE物理随机接入信道的数据处理装置，其特征在于，包括: 数据缓存模块，用于发送所述数据缓存模块存储的数据和与所述数据相应的数据处理方式，其中，所述数据的类型包括:待处理的数字数据通信DDC数据、数据处理模块进行快速傅立叶变换FFT变换后的频域数据，所述数据处理方式包括:多种点数FFT变换、多种点数IFFT变换； 数据处理模块，用于按照所述数据处理方式对所述数据进行处理，并将FFT变换后的频域数据发送给所述数据缓存模块，发送IFFT变换后的时域数据。
2.根据权利要求1所述的装置，其特征在于，所述数据处理模块包括: FFT处理单元，用于在所述FFT处理单元空闲的情况下，接收所述数据缓存模块发送的待处理的DDC数据和与所述待处理的DDC数据相应的处理方式，并对所述待处理的DDC数据进行FFT变换，并将所述FFT变换后的频域数据发送给所述数据缓存模块。
3.根据权利要求2所述的装置，其特征在于，所述数据处理模块还包括: 所述数据缓存模块，还用于在所述FFT处理单元空闲的情况下，将所述FFT变换后的频域数据发送给频域相关单元，并将控制信号发送给ZC序列生成单元； 所述ZC序列生成单元，用于根据所述数据缓存模块发送的控制信号生成频域的ZC序列； 所述频域相关单元，用于对所述FFT变换后的频域数据和所述ZC序列进行频域相关运算，并将频域相关 运算后的频域数据发送给所述FFT处理单元； 所述FFT处理单元，还用于按照所述数据缓存模块指示的与所述频域相关运算后的频域数据相应的数据处理方式对所述频域相关运算后的频域数据进行IFFT变换，并发送所述IFFT变换后的时域数据。
4.根据权利要求1至3中任一项所述的装置，其特征在于，所述数据缓存模块包括: 数据格式转化单元，用于将所述待处理的DDC数据的格式由混叠格式转换为正规格式。
5.根据权利要求1至3中任一项所述的装置，其特征在于，所述数据缓存模块还包括: 存储单元，用于根据写单元产生的写控制信号来存储所述待处理的DDC数据、所述FFT变换后的频域数据，其中，所述写单元根据读写协调单元存储的所述存储单元的使用状态来产生所述写控制信号。
6.根据权利要求1至3中任一项所述的装置，其特征在于，所述数据缓存模块还包括: 读单元，用于在确定需要读出的数据的类型的情况下，按照不同数据类型对应的读操作优先级根据读写协调单元存储的数据的包信息来读数据，其中，所述数据类型包括:所述待处理的DDC数据、所述FFT变换后的频域数据。
7.根据权利要求6所述的装置，其特征在于，读取所述待处理的DDC数据的读操作优先级根据所述待处理的DDC数据的数据包大小来确定，读取所述FFT变换后的频域数据的读操作优先级根据FFT变换后的DDC数据包的大小和与所述FFT变换后的DDC数据对应小区的U值来确定。
8.根据权利要求6所述的装置，其特征在于，所述读单元，还用于根据读写协调单元存储的自动增益控制AGC因子对所述待处理的DDC数据进行AGC调整，其中，所述AGC因子是存储单元计算获得的。
9.根据权利要求3中所述的装置，其特征在于，所述FFT处理单元包括: 控制子单元，用于确定所述数据缓存模块发送的数据的类型，并确定与接收的数据相应的数据处理方式； 处理子单元，根据确定的数据处理方式对所述接收到的数据进行处理。
10.根据权利要求3中所述的装置，其特征在于，所述FFT处理单元还包括: 功率补偿子单元，用于根据功率补偿因子对IFFT变换后的数据进行功率补偿，其中，所述功率补偿因子是所述频域相关单元计算获得的。
11.根据权利要求3中所述的装置，其特征在于，所述频域相关单元还包括: 计算子单元，用于计算获得对IFFT变换后的数据进行功率补偿的功率调整因子，并存储。
12.根据权利要求3中所述的装置，其特征在于，所述频域相关单元还包括: 功率调整单元，用于计算功率调整因子，并根据所述功率调整因子对频域相关运算后的频域数据进行功率调整。
13.根据权利要求3中所述的装置，其特征在于，所述ZC序列生成单元，还用于采用指数迭代法在每个时钟周期生成一个频域的ZC序列的数据。
14.一种用于长期演进LTE物理随机接入信道的数据处理方法，其特征在于，包括: 通过数据缓存模块发送所述数据缓存模块存储的数据和与所述数据相应的数据处理方式，其中，所述数据的类型包括:待处理的数字数据通信DDC数据、数据处理模块进行快速傅立叶变换FFT变换后的频域数据，所述数据处理方式包括:多种点数FFT变换、多种点数IFFT变换； 通过数据处理模块按照所述数据处理方式对所述数据进行处理，并将FFT变换后的频域数据发送给所述数据缓存模块，发送IFFT变换后的时域数据。
15.根据权利要求14中所述的方法，其特征在于，通过数据处理模块按照所述数据处理方式对所述数据进行处理包括: 在所述数据处理模块中的FFT处理单元空闲的情况下，通过所述FFT处理单元接收所述数据缓存模块发送的待处理的DDC数据和与所述待处理的DDC数据相应的处理方式，并对所述待处理的DDC数据进行FFT变换，并将所述FFT变换后的频域数据发送给所述数据缓存模块。
16.根据权利要求15中所述的方法，其特征在于，通过数据处理模块按照所述数据处理方式对所述数据进行处理包括: 在所述FFT处理单元空闲的情况下，所述数据缓存模块将所述FFT变换后的频域数据发送给所述数据处理模块中的频域相关单元，并将控制信号发送给所述数据处理模块中的ZC序列生成单元； 通过所述ZC序列生成单元根据所述数据缓存模块发送的控制信号生成频域的ZC序列； 通过所述频域相关单元对所述FFT变换后的频域数据和所述ZC序列进行频域相关运算，并将频域相关运算后的频域数据发送给所述FFT处理单元； 通过所述FFT处理单元按照所述数据缓存模块指示的与所述频域相关运算后的频域数据相应的数据处理方式对所述频域相关运算后的频域数据进行IFFT变换，并发送所述IFFT变换后的 时域数据。
【文档编号】H04W28/14GK103546923SQ201210241345
【公开日】2014年1月29日 申请日期:2012年7月12日 优先权日:2012年7月12日
【发明者】党君礼, 张磊 申请人:中兴通讯股份有限公司