专利名称：多制式数字预失真系统的制作方法
技术领域：
本实用新型涉及预失真处理技术，特别是涉及一种多制式数字预失真系统。
背景技术：
在无线通信领域，预失真处理技术因其提高了功放的效率，降低了生产和运营成本，越来越受到运营商的青睐并得到了广泛的应用。在DPD (Digital Pre-Distortional,数字预失真)系统中，反馈链路是其最重要的组成部分，利用DH)模块去统计从天线耦合回来的反射功率的大小以检查驻波，是目前检查精度较高，较具成本优势的检测技术。随着无线通信技术的发展，多种制式共同应用在我们的生活中也得到了越来越大·的应用，其中，多制式的带有Dro系统的射频发射模块为用户提供了体积更小，价格更有的覆盖方式，但由于系统的多制式应用，Dro系统的反馈链路设计也将变得更加繁琐。对于现有的多制式Dro系统，在其反馈链路中，反馈信号通过各种制式的功放耦合器耦合至Dro模块上，反射信号通过各制式的反向信号分离耦合四端口网络连接至DPD模块上，每种制式的下行信号采用均采用对应的Dro模块进行处理，并且对应各自的反馈通路和反射通路，即每个下行信号的反馈链路都需要设计一条反馈通路和反射通路。在申请号为201010124627. x的《射频拉远系统中基于基带功率统计的驻波检测系统及方法》的专利申请中，公开了一种将反馈通路与反射通路通过单刀双掷开关进行复用的技术，该技术对反馈链路中的反馈通路和反射通路进行复用，从而达到了减少反馈链路中通路数量的目的，但在多制式的系统中，该技术仍然要为每种制式的下行通路设计至少一个复用的反馈通路和反射通路，当系统的制式较多时，过多的反馈通路和反射通路设计必然会导致的系统体积偏大、而且成本较高。
实用新型内容基于此，有必要针对现有的多制式数字预失真系统中反馈通路\反射通路冗余繁复，反馈通路和反射通路过多而造成的系统体积大、成本高的问题，提供一种多制式数字预失真系统。—种多制式数字预失真系统，包括至少两个不同制式的下行通路，与所述下行通路连接的Dro模块，还包括微处理器单元、多路复用器和射频处理电路；所述微处理器单元与所述多路复用器连接；所述多路复用器的输入端连接所述下行通路的反馈通道和反射通道，输出端通过所述射频处理电路与所述Dro模块连接。上述多制式数字预失真系统，通过微处理器单元控制多路复用器，从下行通路的反馈通道和反射通道中选择接通一个反馈通道或反射通道至射频处理电路，由一个射频处理电路对反馈信号或反馈信号进行射频处理；整个多制式系统的反馈链路复用一个射频处理电路，大大地减小了系统的设计难度和节省了系统的空间，降低了成本，特别是在制式越多的情况下，将可以使得系统设计的体积降至最最低，进一步降低系统的成本。
图I为本实用新型的多制式数字预失真系统实施例一的结构示意图；图2为实施例一的多制式数字预失真系统的采样顺序示意图；图3为射频处理电路实施例的结构示意图；图4为本实用新型的多制式数字预失真系统实施例二的结构示意图；图5为实施例二的多制式数字预失真系统的采样顺序示意图；图6为本实用新型的多制式数字预失真系统实施例三的结构示意图。
具体实施方式
·[0017]
以下结合附图对本实用新型的多制式数字预失真系统的具体实施方式
作详细描述。实施例一参见图I所示，图I为本实用新型的多制式数字预失真系统实施例的结构示意图，包括至少两个不同制式的下行通路，如图中的下行通路1、(N彡2)，一个Dro模块，多路复用器和射频处理电路和微处理器单元；其中，微处理器单元与多路复用器连接；多路复用器的输入端连接下行通路的反馈通道和反射通道，输出端通过射频处理电路与Dro模块连接。在一个实施例中，微处理器单元根据设定的采样顺序，输出控制信号至多路复用器，多路复用器根据该控制信号，从下行通路的反馈通道或反射通道中选择对应的通道接通至射频处理电路，射频处理电路对所接通的通道的反馈信号或反射信号进行射频处理后输入至Dro模块。对于多制式的系统来说，DPD模块对每种制式的信号进行DH)运算时所需的时间间隔是确定的，即系统必须在该时间间隔内对反馈信号和反射信号进行至少一次采样，此时可以设定包括不同制式的下行通路的反馈信号和反射信号的采样顺序，在满足上述所需的时间间隔内，对反馈信号和反射信号进行至少一次采样。例如，如图2所示，图2为多制式数字预失真系统实施例的采样顺序示意图；可以设定如下采样顺序“制式I反馈信号一制式I反射信号一制式2反馈信号一制式2反射信号一制式3反馈信号一制式3反射信号”；上述采样顺序表示采样的一个周期，前后两次同一制式的反馈信号或反射信号之间的时间间隔小于或等于Dro运算时所需的最大时间间隔，如制式I采样最大时间间隔为tl，制式2采样最大时间间隔为t2，制式3采样最大时间间隔为t3。在一个实施例中，对于微处理器单元,可以采用单片机、DSP (Digital SignalProcessing,数字信号处理)芯片、FPGA (Field — Programmable Gate Array,现场可编程门阵列)芯片等。在一个实施例中，多路复用器采用工作方式为时分复用的数据选择器，该数据选择器导通差损小、切换响应速度快、可切换次数足够大，能够实现根据控制信号快速、准确地选择通道的功能。[0028]在一个实施例中，如图3所示，图3为射频处理电路实施例的结构示意图；包括依次连接的混频器、放大器、滤波器以及模数转换器；其中，混频器连接多路复用器的输出端，模数转换器连接Dro模块，上述各个元器件采用宽带器件，可以适应对不同带宽的信号的处理。利用本实用新型的技术，在一个有N种制式相应的下行信号有2N路反馈\反射信号通路的系统中，通过微处理器单元控制多路复用器将这2N路信号进行时分复用，将选择接通的信号通过唯一的射频处理电路进行射频处理，无论系统制式有几种，射频处理电路只需要一个，从而可以大大减小了系统的体积空间、设计难度和节省了大量成本。实施例二 参见图4所示，图4为本实用新型的多制式数字预失真系统实施例的结构示意图，本实施例的多制式数字预失真系统的微处理器单元还连接Dro模块。在一个实施例中，DPD模块采样过程的配置参数传输至微处理器单元，微处理器单元根据上述配置参数设定采样顺序，输出控制信号至多路复用器选择接通对应的通道；微处理器单元通过获取Dro模块采样过程的配置参数，可以检测到下行信号的功率变化状态，并根据功率变化状态来设置可以动态调整的采样顺序。例如，当检测到制式I的下行信号的功率变化剧烈时，此时Dro模块对制式I需要进行比较频繁的采样，则可以在设定的采样顺序中，增加对制式I反馈信号和反射信号的采样频率，从而可以获取制式I的更加精确的采样数据。如图5所示，图5为多制式数字预失真系统实施例的采样顺序示意图，可以设定如下采样顺序“制式I反馈信号一制式I反射信号一制式2反馈信号一制式2反射信号一制式I反馈信号-制式I反射信号-制式3反馈信号-制式3反射信号”；与实施例一的采样顺序相比，上述采样顺序增加了对制式I反馈信号和反射信号的采样频率。本实施例的其它特征与实施例一相同，在此不再赘述。实施例三参见图6所示，图6为本实用新型的多制式数字预失真系统实施例的结构示意图，本实施例中Dro模块的数量至少为两个，如图中Dro模块fDro模块μ (m ^ 2)，其中一个DPD模块与射频处理电路连接，每个Dro模块至少连接一个制式的下行通路，且每个Dro模块分别与数据总线连接，如图6所示，Dro模块2lro模块μ通过数据总线与Dro模块I连接。在一个实施例中，制式I下行信号使用Dro模块1，制式2下行信号使用Dro模块2，制式N-I和制式N下行信号共同使用Dro模块M。DPD模块2 DH)模块M采集对应制式的反馈信号或反射信号时，DTO模块2 DH)模块M采样的配置参数通过数据总线传输至Dro模块I，然后由Dro模块I传输至微处理器单元，微处理器单元根据上述配置参数设定采样顺序，输出控制信号至多路复用器选择接通对应的通道；被选通通道的信号经过射频处理电路进行射频处理后，由Dro模块I进行采集，DPD模块I再通过数据总线将其传输至对应的Dro模块2 Dro模块M。[0044]本实施例的其它特征与实施例二相同，在此不再赘述。以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。·
权利要求1.一种多制式数字预失真系统，包括至少两个不同制式的下行通路，与所述下行通路连接的Dro模块，其特征在于，还包括微处理器单元、多路复用器和射频处理电路； 所述微处理器单元与所述多路复用器连接； 所述多路复用器的输入端连接所述下行通路的反馈通道和反射通道，输出端通过所述射频处理电路与所述Dro模块连接。
2.根据权利要求I所述的多制式数字预失真系统，其特征在于，所述微处理器单元还连接所述Dro模块。
3.根据权利要求I或2所述的多制式数字预失真系统，其特征在于，所述Dro模块的数量至少为两个，其中一个Dro模块与所述射频处理电路连接； 每个所述Dro模块至少连接一个制式的下行通路，且每个所述Dro模块分别与数据总线连接。
4.根据权利要求I所述的多制式数字预失真系统，其特征在于，所述射频处理电路包括依次连接的混频器、放大器、滤波器、以及模数转换器； 其中，所述混频器连接所述多路复用器的输出端，所述模数转换器连接所述Dro模块。
5.根据权利要求3所述的多制式数字预失真系统，其特征在于，所述射频处理电路包括依次连接的混频器、放大器、滤波器、以及模数转换器； 其中，所述混频器连接所述多路复用器的输出端，所述模数转换器连接所述Dro模块。
6.根据权利要求1、2、4或5所述的多制式数字预失真系统，其特征在于，所述多路复用器包括工作方式为时分复用的数据选择器。
7.根据权利要求I所述的多制式数字预失真系统，其特征在于，所述微处理器单元包括单片机、DSP芯片或FPGA芯片。
专利摘要本实用新型提供一种多制式数字预失真系统，包括至少两个不同制式的下行通路，与所述下行通路连接的DPD模块，其特征在于，还包括微处理器单元、多路复用器和射频处理电路；所述微处理器单元与所述多路复用器连接；所述多路复用器的输入端连接所述下行通路的反馈通道和反射通道，输出端通过所述射频处理电路与所述DPD模块连接。上述多制式数字预失真系统，由一个射频处理电路对反馈信号或反馈信号进行射频处理；整个多制式系统的反馈链路复用一个射频处理电路，大大地减小了系统的设计难度和节省了系统的空间，降低了成本，特别是在制式越多的情况下，将可以使得系统设计的体积降至最最低，进一步降低系统的成本。
文档编号H04L25/49GK202759474SQ20122034390
公开日2013年2月27日 申请日期2012年7月16日 优先权日2012年7月16日
发明者李双力, 闫海成 申请人:京信通信系统(广州)有限公司