专利名称：一种基于fpga的iec61588v2事件报文检测器的制作方法
技术领域：
—种基于FPGA的IEC61588V2事件报文检测器技术领域[0001]本实用新型属于电力系统通信技术领域，具体涉及一种基于FPGA的IEC61588V2 事件报文检测器。
背景技术：
[0002]随着智能变电站的建设，时间同步系统日益重要。智能变电站需要建立一套独立的时间同步系统。采用GPS或北斗为时间源，通过时间分配单元将时间信号进一步分配至各间隔自动化设备，实现变电站内数据采集的同步。智能变电站采用IEC61850V2统一通信协议，采用工业以太网技术组建通信网络，实现变电站的智能化。采用基于IEC61588V2的网络时间同步系统则可以大大简化变电站的系统结构，降低建设成本，减少维护工作量，将逐步取代IEC61588V1，是变电站时间同步系统的发展方向。[0003]高精度的IEC61588V2的网络时间同步系统必须要相应的高精度时间同步报文检测器，目前的检测器都是基于网络协议栈和操作系统的上层经CPU处理的检测器，存在着不确定性和测试精度不高的问题，不能满足IEC61588V2正负Ins精度的要求，迫切需要一种基于通信设备硬件电路的以太网物理层进行报文的检测，才能有效地消除这些不确定性以获得正负Ins的网络时钟同步精度检测。实用新型内容[0004]为了克服上述现有技术的不足，本实用新型提供了一种基于FPGA的IEC61588V2 事件报文检测器，其工作于以太网口数据链路层和物理层芯片之间，用于实现IEC61588V2 变电站网络时间的PTP同步报文高精度检测，通知CPU产生时间戳。[0005]为了实现上述目的，本实用新型采取如下方案[0006]一种基于FPGA的IEC61588V2事件报文检测器，所述检测器包括半字节计数控制器、目的MAC地址寄存器、报文类型寄存器、UDP报文端口号寄存器、报文传输特性寄存器、 报文版本寄存器、比较器和与门电路；所述半字节计数控制器把网络帧字段分配到相应的寄存器锁存，比较器把网络帧字段与给定的数值进行比较，比较结果通过与门电路产生中断脉冲请求信号。[0007]所述检测器位于以太网接口的数据链路层和数据物理层之间，其通过MII接口分别与以太网接口 MAC和PHY连接。[0008]所述检测器解析MII接口收发数据流，解析并判断数据流中的PTP数据包是否为 Pdelay_Req 或 Pdelay_Resp 报文。[0009]所述检测器解析和判断接收报文类型,若接收的报文为Pdelay_Req、Pdelay_Resp 或Pdelay_Resp_Follw_Up报文,并采用UDP IPv4传送所接收的报文。[0010]采用UDP IPv4传送Pdelay_Itep报文，报文的目的MAC地址为6个字节FF的广播地址、报文类型为11的m)P类型、UDP报文目的端口号为319、报文传输特性为I的UDP/ IPv4封装和报文版本为2的IEC61588V2，所述事件报文检测器发出CPU中断申请，通知CPU获取时间戳。[0011]米用UDP IPv4 传送Pdelay_Resp 或 Pdelay_Resp_Follw_Up 报文，报文的目的 MAC 地址为主节点的MAC地址、报文类型为11的UDP类型、UDP报文目的端口号为319、报文传输特性为I的m)P/IPv4封装和报文版本为2的IEC61588V2，所述事件报文检测器发出CPU 中断申请，通知CPU获取时间戳。[0012]与现有技术相比，本实用新型的有益效果在于[0013]I.该事件报文采集器工作于以太网口数据链路层和物理层芯片之间，实现了 IEC61588V2变电站网络时间的PTP同步报文高精度检测，通知CPU产生时间戳；[0014]2.本实用新型实现基于硬件电路的通信和检测逻辑，速度快、精度高；[0015]3.克服了目前基于操作系统和网络协议栈之上的软件检测方法在精度、不确定性上的弊端，满足了 IEC61588V2网络时间的PTP同步报文的高精度检测需求。
[0016]图I是基于FPGA的IEC61588V2事件报文检测器结构图；[0017]图2是检测PTP同步报文标记时刻示意图；[0018]图3是PTP帧的UDP在IPv4的封装方式示意图。
具体实施方式
[0019]
以下结合附图对本实用新型作进一步详细说明。[0020]如图1，一种基于FPGA的IEC61588V2事件报文检测器，所述检测器包括半字节计数控制器、目的MAC地址寄存器、报文类型寄存器、UDP报文端口号寄存器、报文传输特性寄存器、报文版本寄存器、比较器和与门电路；通过半字节计数控制器和比较器，比对与MAC 目的地址、报文的类型、报文目的端口号、报文传输特性和报文版本号相同的IEC61588V2 的独立消息模式PTP同步报文，该电路仅负责检测以太网包，不对包数据做任何修改。[0021]所述检测器位于以太网接口的数据链路层和数据物理层之间，其通过MII接口分别与以太网接口 MAC和PHY连接。[0022]所述检测器解析MII接口收发数据流，解析并判断数据流中的PTP数据包是否为 Pdelay_Req 或 Pdelay_Resp 报文。[0023]所述检测器解析和判断接收报文类型,若接收的报文为Pdelay_Req、Pdelay_Resp 或Pdelay_Resp_Follw_Up报文,并采用UDPIPv4传送所接收的报文。[0024]在主节点端MII接口上的发送信号(TX_EN TXD〈3:0>)接入Pdelay_Resp或 Pdelay_Resp_Follw_Up 报文检测器；接收信号(RX_DV RXD〈3:0>)接入 Pdelay_Req 报文检测器。[0025]在从节点端则将MII输入输出信号互换。TX_EN和RX_DV信号的有效电平的到来分别表示发送报文和接受报文开始出现在MII接口上，启动相应的报文检测器工作。[0026]检测器检测同步报文到达或离开节点的标记时刻为在帧开始标志字节的最后一位的结束和MAC目的地址第一个字节的第一位到来之前，如图2所示。其工作原理为PTP 同步报文检测器设计有I个16位计数控制器，7个寄存器，5个比较器和I个门电路构成。 16位计数控制器对到达MII 口的半字节数据TXD〈3:0>的个数进行计数，并在适当的时刻发出控制信号，启动其它部件工作。当主节点不发送报文时(TX_EN为低电平)，将该计数控制器清零；当主节点发送报文时(TX_EN变为高电平)，该计数控制器在TX_CLK的作用下开始计数。当7个字节的前导码和I字节的帧开始标志(共8字节，16个半字节)发送完成后，计数控制器的计数值等于计数值16。计数控制器向时间戳寄存器发出锁存本地时钟计数器值的命令，即在图2规定的时刻标记报文。当计数值在[17 28]范围内时，使能目的 MAC地址寄存器锁存48bit (12个半字节)的地址。类似完成报文类型和UDP报文端口号的锁存。这样三个寄存器的值被锁存下来，当计数控制器计数值在等于92时刻时，寄存器锁存报文传输特性寄存器；当计数控制器计数值在等于93时刻时，寄存器锁存报文版本寄存器；当计数控制器计数值在等于94时刻时，与PTP同步报文检测策略规定的MAC地址、报文类型、UDP端口号、报文传输特性和报文版本5个要素通过数字比较器进行比对，只有匹配的才是独立消息模式同步时钟报文。[0027]Pdelay_Rep报文的检测过程(主节点端发出，从节点端接收):[0028]I)报文的目的MAC地址为6个字节FF的广播地址；[0029]2)报文类型为11的UDP类型；[0030]3) UDP报文目的端口号为319 ；[0031]4)报文传输特性为I的UDP/IPv4封装；[0032]5)报文版本为2的IEC61588V2 ；[0033]Pdelay_Resp、Pdelay_Resp_Follw_Up报文的的检测过程(主节点端接收，从节点端发出)[0034]I)报文的目的MAC地址为主节点的MAC地址；[0035]2)报文类型为11的UDP类型；[0036]3) UDP报文目的端口号为319 ；[0037]4)报文传输特性为I的UDP/IPv4封装；[0038]5)报文版本为2的IEC61588V2 ；[0039]被检测的报文数据流必须同时满足上述5个条件，才能被检测器初步判定为PTP同步报文，并锁定该时刻的本地时钟时间值，发出CPU中断脉冲请求中断，通知CPU获取时间戳，并由上层的处理器进一步判定报文的完整性和合理性。[0040]最后应当说明的是以上实施例仅用以说明本实用新型的技术方案而非对其限制，尽管参照上述实施例对本实用新型进行了详细的说明，所属领域的普通技术人员应当理解依然可以对本实用新型的具体实施方式
进行修改或者等同替换，而未脱离本实用新型精神和范围的任何修改或者等同替换，其均应涵盖在本实用新型的权利要求范围当中。
权利要求1.一种基于FPGA的IEC61588V2事件报文检测器，其特征在于所述检测器包括半字节计数控制器、目的MAC地址寄存器、报文类型寄存器、UDP报文端口号寄存器、报文传输特性寄存器、报文版本寄存器、比较器和与门电路；所述半字节计数控制器把网络帧字段分配到相应的寄存器锁存，比较器把网络帧字段与给定的数值进行比较，比较结果通过与门电路产生中断脉冲请求信号。
2.根据权利要求I所述的基于FPGA的IEC61588V2事件报文检测器，其特征在于所述检测器位于以太网接ロ的数据链路层和数据物理层之间，其通过MII接ロ分别与以太网接ロ MAC和PHY连接。
3.根据权利要求I所述的基于FPGA的IEC61588V2事件报文检测器，其特征在于所述检测器解析MII接ロ收发数据流，解析并判断数据流中的PTP数据包是否为Pdelay_Req或 Pdelay_Resp 报文。
4.根据权利要求3所述的基于FPGA的IEC61588V2事件报文检测器，其特征在于所述检测器解析和判断接收报文类型，若接收的报文为Pdelay_Req、Pdelay_Resp或Pdelay_Resp_Follw_Up报文，并采用UDP IPv4传送所接收的报文。
5.根据权利要求4所述的基于FPGA的IEC61588V2事件报文检测器，其特征在于采用UDP IPv4传送Pdelay_Req报文，报文的目的MAC地址为6个字节FF的广播地址、报文类型为11的UDP类型、UDP报文目的端口号为319、报文传输特性为I的UDP/IPv4封装和报文版本为2的IEC61588V2，所述事件报文检测器发出CPU中断申请，通知CPU获取时间戳。
6.根据权利要求4所述的基于FPGA的IEC61588V2事件报文检测器，其特征在于采用UDP IPv4传送Pdelay_Resp或Pdelay_Resp_Follw_Up报文,报文的目的MAC地址为主节点的MAC地址、报文类型为11的UDP类型、UDP报文目的端口号为319、报文传输特性为I的UDP/IPv4封装和报文版本为2的IEC61588V2，所述事件报文检测器发出CPU中断申请，通知CPU获取时间戳。
专利摘要本实用新型提供了一种基于FPGA的IEC61588V2事件报文检测器，所述检测器包括半字节计数控制器、目的MAC地址寄存器、报文类型寄存器、UDP报文端口号寄存器、报文传输特性寄存器、报文版本寄存器、比较器和与门电路；所述半字节计数控制器把网络帧字段分配到相应的寄存器锁存，比较器把网络帧字段与给定的数值进行比较，比较结果通过与门电路产生中断脉冲请求信号。本实用新型提供的检测器工作于以太网口数据链路层和物理层芯片之间，用于实现IEC61588V2变电站网络时间的PTP同步报文高精度检测，通知CPU产生时间戳。
文档编号H04L12/24GK202818337SQ20122036088
公开日2013年3月20日 申请日期2012年7月24日 优先权日2012年7月24日
发明者鲍兴川, 林为民, 余勇, 张小建, 姜海, 曹宛恬 申请人:中国电力科学研究院, 国家电网公司