专利名称：一种epon onu长发光检测电路的制作方法
技术领域：
本发明涉及检测电路技术领域，尤其涉及一种EPON ONU长发光检测电路。
背景技术：
基于以太网的无源光网络，简称EPON (Ethernet Passive Optical Network)是一种一点对多点的光纤接入技术。所谓无源指的是光配线网络中不含有任何电子器件及电子电源，光分配网ODN (Optical Distribution Network)全部由光分路器(Splitter)等无源器件组成，不需要贵重的有源电子设备。无源光网络(PON)是一种纯介质网络，避免了外部设备的电磁干扰和雷电影响，减少了线路和外部设备的故障率，提高了系统可靠性，同时节省了维护成本，是电信维护部门长期期待的技术。而EPON是将以太网和PON技术相结合，在无源光网络体系架构的基础上，定义了一种新的、应用于EPON系统的物理层(主要是光接口)规范和扩展的以太网数据链路层协议，以实现一点到多点的PON中以太网帧的TDM接入。在EPON网络中，光线路终端OLT (Optical Line Terminal)通过光分配网ODN可以连接很多台ONlXOptical Network Unit),OLT与这多台ONU之间的数据传输下行采用广播方式，上行采用时分复用技术给不同的ONU分配不同的上行时隙，所以在某一时刻上行只能有一台ONU进行数据上传，如果这时有某个ONU发生故障出现长发光现象，就会占据其他ONU的上行通信时隙使其上行数据不通，而引起其他ONU被OLT解注册，这样ONU与OLT之间不能正常通信，则会引起用户投诉。所以，对EPON ONU光模块进行长发光检测并及时关断光模块的TX_VCC从而阻止该ONU再发光的功能就变得特别重要。
发明内容
针对上述存在的问题，本发明的目的是提供一种EPON ONU长发光检测电路，使用基于逻辑器件的数字方式进行ONU光模块长发光的检测，克服了模拟电路的多种不足。本发明的目的是通过下述技术方案实现的:一种EPON ONU长发光检测电路，用于检测光模块，其中，包括具有预置和清除端的双上升沿D触发器和CPU芯片，所述CPU芯片的GP103脚连接所述双上升沿D触发器的CLK脚，所述双上升沿D触发器的TX_SD脚连接所述CPU芯片的GP101脚，所述CPU芯片的GP102脚通过一控制电路连接所述光模块的TX_VCC脚，所述双上升沿D触发器连接所述光模块的P0N_TX_SD脚；所述光模块的RX_VCC脚和所述控制电路分别接3.3V电压；所述CPU芯片通过所述双上升沿D触发器的输出TX_SD信号判断是否发生长发光现象，如果TX_SD为高电平，则判断为发生长发光现象，并通过所述控制电路关断所述光模块的TX_VCC电源。上述EPON ONU长发光检测电路，其中，所述双上升沿D触发器的14脚连接工作电压，并通过电容接地，所述双上升沿D触发器的2脚数据输入端、4脚置位端和10脚分别通过上拉电阻连接工作电压，均保持高电平输入，I脚清零端接所述光模块的P0N_TX_SD脚，5脚的输出波形接12脚数据输入端，13脚接系统的复位信号，9脚的输出TX_SD信号接所述CPU芯片的GPIOl脚，所述双上升沿D触发器的3脚和11脚均由所述CPU芯片的GP103提供时钟信号；所述上拉电阻均为4.7ΚΩ，所述电容选取0.1 μ F。上述EPON ONU长发光检测电路，其中，当光模块发送数据时，P0N_TX_SD脚出现高电平，此时所述双上升沿D触发器的5脚的输出保持原来的电平不变；当光模块不发送数据时，P0N_TX_SD为低电平，所述双上升沿D触发器的5脚的输出为低电平。上述EPON ONU长发光检测电路，其中，当所述光模块发光信号超出长发光时钟检测的时间设定值时，所述双上升沿D触发器的9脚的输出信号TX_SD为高电平，所述CPU芯片判定所述光模块长发光，并通过所述控制电路关断所述光模块的TX_VCC电源。上述EPON ONU长发光检测电路，其中，还包括一 FLASH芯片，所述FLASH芯片与所述CPU芯片连接，如果所述CPU芯片判断发生长发光现象，所述CPU芯片将长发光时间写入至所述FLASH芯片，并通过GP103提供给所述双上升沿D触发器。与已有技术相比，本发明的有益效果在于:省去了模拟电路的多种分立器件使电路变得简洁高效，同时可以通过软件进行ONU光模块长发光时间的控制，且不受流量的限制，与温度等的变化无关，这样可以满足不同用户对长发光保护时间的要求，更具人性化。
图1示出了本发明EPON ONU长发光检测电路的结构示意框图；图2示出了本发明EPON ONU长发光检测电路的检测原理图；图3示出了本发明EPON ONU长发光检测电路的当ONU处于长发光状态时的Ρ0Ν_TX_SD端和TX_SD端的输出电平示意图；图4示出了本发明EPON ONU长发光检测电路的当ONU处于正常发光状态时Ρ0Ν_TX_SD端和TX_SD端的输出电平示意图。
具体实施例方式下面结合原理图和具体操作实施例对本发明作进一步说明。如图1所示，本发明EPON ONU长发光检测电路包括具有预置和清除端的双上升沿D触发器和CPU芯片，CPU芯片的GP103脚连接双上升沿D触发器的CLK脚，双上升沿D触发器的TX_SD脚连接CPU芯片的GPIOl脚，CPU芯片的GP102脚通过一控制电路连接光模块的TX_VCC脚，双上升沿D触发器连接光模块的P0N_TX_SD脚；光模块的RX_VCC脚和控制电路分别接3.3V电压。在本发明的优选实施例中，图1中的光模块可以选取型号为FP4342033-HC6SH1的光模块，双上升沿D触发器芯片可以选取型号为SN74AHC74D的双D触发器，CPU芯片ICl可以选择CS8032。以上当然可以选取其他芯片，并不仅仅局限于上述具体型号。TX_SD的信号输出给CPU芯片的GPIOl，此时CPU芯片通过判断TX_SD的电平状态来判断是否发生长发光现象，进而来控制光模块的电源TX_VCC的开关，若TX_SD为低电平则不是长发光，反之则认为是长发光，需要关断光模块的电源TX_vcc。光模块的VCC_RX直接接3.3v电压，不受CPU芯片的控制，而TX_VCC则由CPU芯片的GP102通过控制电路来开启或者关闭，进而控制光模块的开关。光模块的第20脚PON_TX_SD输出信号的高低电平来反应光模块是否发光,例如光模块20脚输出高电平表不光模块发光，低电平表示光模块不发光。双上升沿D触发器芯片接收光模块P0N_TX_SD信号，并对P0N_TX_SD信号进行处理，如图3所示，当ONU处于长发光状态时，P0N_TX_SD会一直为高电平状态，经过双上升沿D触发器芯片处理后的输出信号TX_SD仍为高电平，此信号会通过GPIOl输入给CPU芯片，CPU芯片进而作出进一步处理；如图4所示，当ONU处于正常发光状态时，双上升沿D触发器芯片处理后的输出信号TX_SD始终为低电平，此时CPU芯片就不会判断有长发光现象发生。继续参看图1所示，VCC_TX控制电路用于接收CPU芯片所发出的控制信号来决定是否给光模块供电。当光模块正常发光时，CPU芯片通过GP102输出高电平，给光模块供电；反之，GP102输出低电平，切断光模块的电源，使之不工作。如图2所示，双上升沿D触发器的14脚连接工作电压，并通过电容接地，双上升沿D触发器的2脚数据输入端、4脚置位端和10脚分别通过上拉电阻连接工作电压，均保持高电平输入，I脚清零端接光模块的P0N_TX_SD脚，5脚的输出波形接12脚数据输入端，13脚接系统的复位信号，9脚的输出TX_SD信号接CPU芯片的GPIOl脚，双上升沿D触发器的3脚和11脚均由CPU芯片的GP103提供时钟信号。优选的，上拉电阻均为4.7ΚΩ，所述电容选取0.1 μ F。继续参看图1和图2所示，双上升沿D触发器芯片的第2脚数据输入端和第4脚置位端保持高电平输入，第I脚清零端接光模块的第20脚P0N_TX_SD，双上升沿D触发器芯片第5脚IQ的输出波形接到第12脚(即另一个触发器的)数据输入端，同时双上升沿D触发器芯片的第10脚保持高电平输入，第13脚接系统的复位信号，故此触发器在系统上电或者复位时才会清零，而第9脚2Q的输出TX_SD信号接到CPU芯片的GPIOl上，CPU芯片通过判断TX_SD的电平状态而确定是否有长发光现象发生。双D触发器的第3脚ICLK和第11脚2CLK这两个时钟信号相同且均是由软件写入并通过CPU芯片的GP103提供。当光模块正常工作时，光模块的第20脚P0N_TX_SD信号输出为周期性的脉冲波形，其占空比由实际分配的上行时隙决定，分配的时隙越大，P0N_TX_SD信号高电平的宽度越宽。如图4所示，光模块进行数据发送时，P0N_TX_SD出现高电平，此时双上升沿D触发器芯片的第5脚IQ的输出保持原来的电平不变；光模块没有数据发送时，P0N_TX_SD为低电平，此时双D触发器中的ID触发器被清零，因而第5脚IQ的输出为低电平。由于2D触发器在系统上电和复位时才会出现清零现象，所以非上电和复位时双上升沿D触发器芯片的2D触发器的输出信号TX_SD始终输出低电平。根据D触发器的触发特性，在每个时钟脉冲上升沿到来时数据输出端才会保持时钟脉冲上升沿到来之前D触发器数据输入端的状态。正常发光的光模块时钟信号上升沿到来之前ID触发器的数据输入始终为低电平，所以TX_SD输出为低电平，此时光模块TX_VCC打开，光模块正常工作。当光模块发光信号超出长发光时钟检测的时间设定值时，则双上升沿D触发器芯片第9脚的输出信号TX_SD为高电平，此时CPU芯片判定光模块长发光，从而会关断光模块电源TX_VCC，阻断此ONU的通信工作，保证其他ONU的正常工作。同时长发光的时间需要写入到一个与CPU芯片连接的FLASH芯片中，并通过CPU芯片的GP103提供给双上升沿D触发器芯片。本发明省去了模拟电路的多种分立器件，使电路变得简洁高效，同时可以通过软件进行ONU光模块长发光时间的控制，且不受流量的限制，与温度等的变化无关，这样可以满足不同用户对长发光保护时间的要求，更具人性化。以上对本发明的具体实施例进行了详细描述，但本发明并不限制于以上描述的具体实施例，其只是作为范例。对于本领域技术人员而言，任何等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作出的均等变换和修改，都应涵盖在本发明的范围内。
权利要求
1.一种EPON ONU长发光检测电路，用于检测光模块，其特征在于，包括具有预置和清除端的双上升沿D触发器和CPU芯片，所述CPU芯片的GP103脚连接所述双上升沿D触发器的CLK脚，所述双上升沿D触发器的TX_SD脚连接所述CPU芯片的GPIOl脚，所述CPU芯片的GP102脚通过一控制电路连接所述光模块的TX_VCC脚，所述双上升沿D触发器连接所述光模块的P0N_TX_SD脚；所述光模块的RX_VCC脚和所述控制电路分别接3.3V电压； 所述CPU芯片通过所述双上升沿D触发器的输出TX_SD信号判断是否发生长发光现象，如果TX_SD为高电平，则判断为发生长发光现象，并通过所述控制电路关断所述光模块的TX_VCC电源。
2.如权利要求1所述EPONONU长发光检测电路，其特征在于，所述双上升沿D触发器的14脚连接工作电压，并通过电容接地，所述双上升沿D触发器的2脚数据输入端、4脚置位端和10脚分别通过上拉电阻连接工作电压，均保持高电平输入，I脚清零端接所述光模块的P0N_TX_SD脚，5脚的输出波形接12脚数据输入端，13脚接系统的复位信号，9脚的输出TX_SD信号接所述CPU芯片的GPIOl脚，所述双上升沿D触发器的3脚和11脚均由所述CPU芯片的GP103提供时钟信号；所述上拉电阻均为4.7ΚΩ，所述电容选取0.1 μ F。
3.如权利要求2所述EPONONU长发光检测电路，其特征在于，当光模块发送数据时，P0N_TX_SD脚出现高电平，此时所述双上升沿D触发器的5脚的输出保持原来的电平不变；当光模块不发送数据时，P0N_TX_SD为低电平，所述双上升沿D触发器的5脚的输出为低电平。
4.如权利要求3所述EPONONU长发光检测电路，其特征在于，当所述光模块发光信号超出长发光时钟检测的时间设定值时，所述双上升沿D触发器的9脚的输出信号TX_SD为高电平，所述CPU芯片判定所述光模块长发光，并通过所述控制电路关断所述光模块的TX_VCC电源。
5.如权利要求4所述EPONONU长发光检测电路，其特征在于，还包括一 FLASH芯片，所述FLASH芯片与所述CPU芯片连接，如果所述CPU芯片判断发生长发光现象，所述CPU芯片将长发光时间写入至所述FLASH芯片，并通过GP103提供给所述双上升沿D触发器。
全文摘要
本发明公开了一种EPON ONU长发光检测电路，包括具有预置和清除端的双上升沿D触发器和CPU芯片，CPU芯片的GPI03脚连接双上升沿D触发器的CLK脚，双上升沿D触发器的TX_SD脚连接CPU芯片的GPI01脚，CPU芯片的GPI02脚通过一控制电路连接光模块的TX_VCC脚，双上升沿D触发器连接所述光模块的PON_TX_SD脚；光模块的RX_VCC脚和所述控制电路分别接3.3V电压。本发明省去了模拟电路的多种分立器件使电路变得简洁高效，同时可以通过软件进行ONU光模块长发光时间的控制，且不受流量的限制，与温度等的变化无关，可以满足不同用户对长发光保护时间的要求，更具人性化。
文档编号H04B10/073GK103199921SQ20131010066
公开日2013年7月10日 申请日期2013年3月26日 优先权日2013年3月26日
发明者鲁灿, 王玉娟 申请人:上海斐讯数据通信技术有限公司