时钟嵌入式序列数据传输系统及时钟还原方法
【专利摘要】本发明公开一种时钟嵌入式序列数据传输系统，包含组合逻辑电路。组合逻辑电路包含时钟窗口产生器及时钟产生器。时钟窗口产生器是用以根据两个时钟相位产生第一时钟窗口。时钟产生器耦接时钟窗口产生器，用以根据第一时钟窗口自序列数据信号中选取位于第一时钟窗口内的周期性数据，并据以产生还原时钟。
【专利说明】时钟嵌入式序列数据传输系统及时钟还原方法
【技术领域】
[0001]本发明与高速传输介面有关，特别是关于一种时钟嵌入式序列数据传输系统及时钟还原方法。
【背景技术】
[0002]请参照图1A及图1B，于高速传输介面中，若将时钟隐藏于数据信号中进行传输(如图1A所不)，称之为时钟嵌入式系统(clock-embedded system);若完全无时钟(如图1B所不),则称之为无时钟系统(clockless system)。
[0003]对于时钟嵌入式系统而言，由于需要在数据信号中隐藏有固定周期的信息，并且当接收端接收到数据信号时，能够从数据信号中的固定周期的信息还原出时钟。因此，如何正确且快速地从数据信号中的固定周期的信息还原出时钟，并有效避免无法产生还原时钟的事情发生，便显得相当重要。
【发明内容】
[0004]因此，本发明提出一种时钟嵌入式序列数据传输系统及时钟还原方法，以解决上述问题。
[0005]根据本发明的一具体实施例为一种时钟嵌入式序列数据传输系统。于此实施例中，时钟嵌入式序列数据传输系统包含组合逻辑电路。组合逻辑电路包含时钟窗口(clockwindow)产生器及时钟产生器。时钟窗口(clock window)产生器是用以根据两个时钟相位(clock phase)产生第一时钟窗口。时钟产生器稱接时钟窗口产生器,用以根据第一时钟窗口自序列数据信号中选取位于第一时钟窗口内的周期性数据，并据以产生还原时钟(recovery clock)。
[0006]于一实施例中，时钟嵌入式序列数据传输系统进一步包含边缘侦测器及时钟相位选择器。边缘侦测器耦接时钟产生器，用以侦测位于第一时钟窗口内的周期性数据与第一时钟窗口的第一边界及第二边界之间的第一间隔及第二间隔，并判断第一间隔或第二间隔是否小于预设值，其中第一边界与第二边界是分别位于周期性数据的第一侧与第二侧。时钟相位选择器耦接边缘侦测器及时钟窗口产生器，若边缘侦测器的判断结果为第一间隔或第二间隔小于预设值，时钟相位选择器自复数个候选时钟相位中重新选择另两个时钟相位，以供时钟窗口产生器据以产生第二时钟窗口。
[0007]于一实施例中，若边缘侦测器的判断结果为第一间隔小于预设值，代表第一时钟窗口的第一边界过于接近周期性数据，时钟相位选择器所重新选择的另两个时钟相位是位于两个时钟相位的第一侧，致使时钟窗口产生器所产生的第二时钟窗口是位于第一时钟窗口的第一侧。
[0008]于一实施例中，若边缘侦测器的判断结果为第二间隔小于预设值，代表第一时钟窗口的第二边界过于接近周期性数据，时钟相位选择器所重新选择的另两个时钟相位是位于两个时钟相位的第二侧，致使时钟窗口产生器所产生的第二时钟窗口是位于第一时钟窗口的第二侧。
[0009]于一实施例中，预设值为时钟产生器产生还原时钟所需的最短时间。
[0010]于一实施例中，序列数据信号中的周期性数据为时钟的正缘(rising edge)或负缘(falling edge)。
[0011]根据本发明的另一具体实施例为一种时钟还原方法。于此实施例中，时钟还原方法包含下列步骤:(a)根据两个时钟相位产生第一时钟窗口 ； (b)根据第一时钟窗口自序列数据信号中选取位于第一时钟窗口内的周期性数据；以及(C)根据周期性数据产生还原时钟。
[0012]相较于现有技术，根据本发明的时钟嵌入式序列数据传输系统是利用多重时钟相位产生时钟窗口，并通过时钟窗口自序列信号中选取周期性的数据(例如时钟的正缘或负缘)，以供时钟产生器重现系统所需的还原时钟。此外，为了避免时钟产生器缺乏足够的时间产生还原时钟，本发明的时钟嵌入式序列数据传输系统是通过边缘侦测器侦测序列信号中的周期性的数据与时钟窗口的两边缘的间隔是否过小。一旦边缘侦测器侦测到周期性的数据太靠近时钟窗口的两边缘的间隔时，时钟相位选择器将会重新选取其他时钟相位产生另一时钟窗口，使得周期性的数据与另一时钟窗口的两边缘之间能够维持适当的间隔，以提供时钟产生器足够的时间产生还原时钟。
[0013]关于本发明的优点与精神可以通过以下的发明详述及附图得到进一步的了解。
【专利附图】
【附图说明】
[0014]图1A为已知的时钟嵌入式系统将时钟隐藏于数据信号中进行传输的示意图。
[0015]图1B为已知的无时钟系统于数据信号中完全无时钟的示意图。
[0016]图2为根据本发明的一实施例的时钟嵌入式序列数据传输系统的示意图。
[0017]图3为图2中所出现的各信号的时序图。
[0018]图4A为隐藏有时钟(箭头所示)的序列数据信号；图4B、图4C及图4D是分别图示不同的时钟窗口。
[0019]图5为根据本发明的另一具体实施例的时钟还原方法的流程图。
[0020]主要元件符号说明:
[0021]SlO?S22:流程步骤
[0022]1:时钟嵌入式序列数据传输系统
[0023]10:组合逻辑电路
[0024]12:时钟相位选择器
[0025]14:边缘侦测器
[0026]100:时钟窗口产生器
[0027]102:时钟产生器
[0028]CKO?CKN:时钟相位
[0029]Cff, Cffl ?CW3:时钟窗口
[0030]SD:序列数据信号
[0031]FE:周期性数据(负缘)
[0032]RCK:还原时钟
[0033]EAl ?EA3:第一边界
[0034]EBl ?EB3:第二边界
[0035]TAl ?TA3:第一间隔
[0036]TB I ?TB3:第二间隔
[0037]TH:预设值
【具体实施方式】
[0038]根据本发明的一较佳具体实施例为一种时钟嵌入式序列数据传输系统，于此实施例中，时钟是隐藏于数据信号中于高速传输介面进行传输。本实施例的时钟嵌入式序列数据传输系统系利用多重时钟相位产生时钟窗口，并通过时钟窗口自序列信号中选取周期性的数据(例如时钟的正缘或负缘)，以供时钟产生器重现系统所需的还原时钟。
[0039]请参照图2。图2为此实施例的时钟嵌入式序列数据传输系统的示意图。如图2所示，时钟嵌入式序列数据传输系统I包含组合逻辑电路10、时钟相位选择器12及边缘侦测器14。组合逻辑电路10包含时钟窗口产生器100及时钟产生器102。其中，时钟相位选择器12耦接时钟窗口产生器100 ;时钟窗口产生器100耦接时钟产生器102 ;时钟产生器102耦接边缘侦测器14 ;边缘侦测器14耦接时钟相位选择器12。
[0040]时钟相位选择器12是用以接收多重时钟相位，亦即如图3所示的复数个不同的时钟相位CKO?CKN(N为正整数)，并自复数个候选时钟相位中选择两个时钟相位，例如CKl与CK3。接着，时钟窗口产生器100自时钟相位选择器12接收两个时钟相位CKl与CK3并据以产生如图3所示的时钟窗口 CW。于此实施例中，时钟窗口产生器100是根据图3的两个时钟相位CKl与CK3的上升边缘形成时钟窗口 CW左右两侧的第一边界及第二边界，但不以此为限。
[0041]然后，时钟产生器102再根据时钟窗口 CW自序列数据信号SD中选取位于时钟窗口 CW内的周期性数据FE(如图3所示的箭头为负缘(falling edge))，并据以产生如图3所示的还原时钟RCK。
[0042]为了确保时钟产生器102能够顺利产生还原时钟RCK，边缘侦测器14将会侦测周期性数据FE与时钟窗口 CW的第一边界及第二边界之间的第一间隔及第二间隔，并判断第一间隔或第二间隔是否小于预设值，以决定是否要重新产生较为理想的时钟窗口。
[0043]请参照图4A至图4D，图4A为隐藏有时钟FE的序列数据信号SD ;图4B、图4C及图4D是分别图示不同的时钟窗口 CWl?CW3。以图4B的时钟窗口 CWl为例，边缘侦测器14将会侦测到序列数据信号SD中的周期性数据FE与时钟窗口 CWl的第一边界EAl及第二边界EBl之间的第一间隔TAl及第二间隔TB1，并判断第一间隔TAl及第二间隔TBl是否小于预设值TH。实际上，预设值TH可以是时钟产生器102产生还原时钟RCK所需的最短时间或为零，并无特定的限制，可视实际需求而定。很明显地，边缘侦测器14针对图4B的时钟窗口 CWl的判断结果将会是第一间隔TAl及第二间隔TBl均大于预设值TH，代表时钟产生器102应有足够的时间顺利产生还原时钟RCK，故不需控制时钟相位选择器12自复数个候选时钟相位中选择其他不同的时钟相位供时钟窗口产生器100产生另一个不同的时钟窗口。
[0044]以图4C的时钟窗口 CW2为例，边缘侦测器14将会侦测到序列数据信号SD中的周期性数据FE与时钟窗口 CW2的第一边界EA2及第二边界EB2之间的第一间隔TA2及第二间隔TB2，并判断第一间隔TA2及第二间隔TB2是否小于预设值TH。于此例中，边缘侦测器14针对图4C的时钟窗口 CW2的判断结果将会是第一间隔TA2大于预设值TH，但第二间隔TB2小于预设值TH，代表时钟产生器102可能没有足够的时间顺利产生还原时钟RCK，故边缘侦测器14将会控制时钟相位选择器12自复数个候选时钟相位中选择其他不同的时钟相位供时钟窗口产生器100产生另一个出现时间较晚(相位往后移)的时钟窗口，以较为接近如同图4B的理想状况。
[0045]同理，以图4D的时钟窗口 CW3为例，边缘侦测器14将会侦测到序列数据信号SD中的周期性数据FE与时钟窗口 CW3的第一边界EA3及第二边界EB3之间的第一间隔TA3及第二间隔TB3，并判断第一间隔TA3及第二间隔TB3是否小于预设值TH。于此例中，边缘侦测器14针对图4D的时钟窗口 CW3的判断结果将会是第二间隔TB3大于预设值TH，但第一间隔TA3小于预设值TH，故边缘侦测器14将会控制时钟相位选择器12自复数个候选时钟相位中选择其他不同的时钟相位供时钟窗口产生器100产生另一个出现时间较早(相位往前移)的时钟窗口，以较为接近如同图4B的理想状况。
[0046]根据本发明的另一具体实施例为一种时钟还原方法。于此实施例中，时钟还原方法是应用于时钟嵌入式序列数据传输系统，但不以此为限。请参照图5，图5为时钟还原方法的流程图。
[0047]如图5所示，时钟还原方法包含下列步骤:于步骤SlO中，该方法根据两个时钟相位产生第一时钟窗口。于步骤S12中，该方法根据第一时钟窗口自序列数据信号中选取位于第一时钟窗口内的周期性数据。实际上，序列数据信号中的周期性数据为时钟的正缘或负缘。于步骤S14中，该方法根据周期性数据产生还原时钟。
[0048]于步骤S16中，该方法侦测位于第一时钟窗口内的周期性数据与第一时钟窗口的第一边界及第二边界之间的第一间隔及第二间隔，其中第一边界与第二边界是分别位于周期性数据的第一侧与第二侧。于步骤S18中，该方法判断第一间隔或第二间隔是否小于预设值。其中，预设值为步骤S14产生还原时钟所需的最短时间。若步骤S18的判断结果为是，亦即第一间隔或第二间隔小于预设值，该方法执行步骤S20，自复数个候选时钟相位中重新选择另两个时钟相位。于步骤S22中，该方法根据另两个时钟相位产生第二时钟窗口。
[0049]若步骤S18的判断结果为第一间隔小于预设值，代表第一时钟窗口的第一边界过于接近周期性数据，步骤S20所重新选择的另两个时钟相位是位于两个时钟相位的第一侦牝致使步骤S22所产生的第二时钟窗口是位于第一时钟窗口的第一侧。
[0050]若步骤S18的判断结果为第二间隔小于预设值，代表第一时钟窗口的第二边界过于接近周期性数据，步骤S20所重新选择的另两个时钟相位是位于两个时钟相位的第二侦牝致使步骤S22所产生的第二时钟窗口是位于第一时钟窗口的第二侧。
[0051]相较于现有技术，根据本发明的时钟嵌入式序列数据传输系统系利用多重时钟相位产生时钟窗口，并通过时钟窗口自序列信号中选取周期性的数据(例如时钟的正缘或负缘)，以供时钟产生器重现系统所需的还原时钟。此外，为了避免时钟产生器缺乏足够的时间产生还原时钟，本发明的时钟嵌入式序列数据传输系统是通过边缘侦测器侦测序列信号中的周期性的数据与时钟窗口的两边缘的间隔是否过小。一旦边缘侦测器侦测到周期性的数据太靠近时钟窗口的两边缘的间隔时，时钟相位选择器将会重新选取其他时钟相位产生另一时钟窗口，使得周期性的数据与另一时钟窗口的两边缘之间能够维持适当的间隔，以提供时钟产生器足够的时间产生还原时钟。
[0052]通过以上较佳具体实施例的详述，是希望能更加清楚描述本发明的特征与精神，而并非以上述所公开的较佳具体实施例来对本发明的范畴加以限制。相反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专利范围的范畴内。
【权利要求】
1.一种时钟嵌入式序列数据传输系统，其特征在于包含: 一组合逻辑电路，包含: 一时钟窗口产生器，用以根据两个时钟相位产生一第一时钟窗口 ；以及 一时钟产生器，耦接该时钟窗口产生器，用以根据该第一时钟窗口自一序列数据信号中选取位于该第一时钟窗口内的一周期性数据，并据以产生一还原时钟。
2.如权利要求1所述的时钟嵌入式序列数据传输系统，其特征在于进一步包含: 一边缘侦测器，耦接该时钟产生器，用以侦测位于该第一时钟窗口内的该周期性数据与该第一时钟窗口的一第一边界及一第二边界之间的一第一间隔及一第二间隔，并判断该第一间隔或该第二间隔是否小于一预设值，其中该第一边界与该第二边界是分别位于该周期性数据的一第一侧与一第二侧；以及 一时钟相位选择器，耦接该边缘侦测器及该时钟窗口产生器，若该边缘侦测器的判断结果为该第一间隔或该第二间隔小于该预设值，该时钟相位选择器自复数个候选时钟相位中重新选择另两个时钟相位，以供该时钟窗口产生器据以产生一第二时钟窗口。
3.如权利要求2所述的时钟嵌入式序列数据传输系统，其特征在于，若该边缘侦测器的判断结果为该第一间隔小于该预设值，代表该第一时钟窗口的该第一边界过于接近该周期性数据，该时钟相位选择器所重新选择的该另两个时钟相位是位于该两个时钟相位的该第一侧，致使该时钟窗口产生器所产生的该第二时钟窗口是位于该第一时钟窗口的该第一侧。
4.如权利要求2所述的时钟嵌入式序列数据传输系统，其特征在于，若该边缘侦测器的判断结果为该第二间隔小于该预设值，代表该第一时钟窗口的该第二边界过于接近该周期性数据，该时钟相位选择器所重新选择的该另两个时钟相位是位于该两个时钟相位的该第二侧，致使该时钟窗口产生器所产生的该第二时钟窗口是位于该第一时钟窗口的该第二侧。
5.如权利要求2所述的时钟嵌入式序列数据传输系统，其特征在于，该预设值为该时钟产生器产生该还原时钟所需的最短时间。
6.如权利要求1所述的时钟嵌入式序列数据传输系统，其特征在于，该序列数据信号中的该周期性数据为时钟的一正缘或一负缘。
7.—种时钟还原方法，其特征在于，包含下列步骤: (a)根据两个时钟相位产生一第一时钟窗口； (b)根据该第一时钟窗口自一序列数据信号中选取位于该第一时钟窗口内的一周期性数据；以及 (C)根据该周期性数据产生一还原时钟。
8.如权利要求7所述的时钟还原方法，其特征在于，进一步包含下列步骤: (d)侦测位于该第一时钟窗口内的该周期性数据与该第一时钟窗口的一第一边界及一第二边界之间的一第一间隔及一第二间隔，其中该第一边界与该第二边界是分别位于该周期性数据的一第一侧与一第二侧； (e)判断该第一间隔或该第二间隔是否小于一预设值； (f)若步骤(e)的判断结果为该第一间隔或该第二间隔小于该预设值，自复数个候选时钟相位中重新选择另两个时钟相位；以及 (g)根据该另两个时钟相位产生一第二时钟窗口。
9.如权利要求8所述的时钟还原方法，其特征在于，若步骤(e)的判断结果为该第一间隔小于该预设值，代表该第一时钟窗口的该第一边界过于接近该周期性数据，步骤(f)所重新选择的该另两个时钟相位是位于该两个时钟相位的该第一侧，致使步骤(g)所产生的该第二时钟窗口是位于该第一时钟窗口的该第一侧。
10.如权利要求8所述的时钟还原方法，其特征在于，若步骤(e)的判断结果为该第二间隔小于该预设值，代表该第一时钟窗口的该第二边界过于接近该周期性数据，步骤(f)所重新选择的该另两个时钟相位是位于该两个时钟相位的该第二侧，致使步骤(g)所产生的该第二时钟窗口是位于该第一时钟窗口的该第二侧。
11.如权利要求8所述的时钟还原方法，其特征在于，该预设值为步骤(C)产生该还原时钟所需的最短时间。
12.如权利要求7所述的时钟还原方法，其特征在于，该序列数据信号中的该周期性数据为时钟的一正缘或一负缘。
【文档编号】H04L7/00GK104184572SQ201310394799
【公开日】2014年12月3日 申请日期:2013年9月3日 优先权日:2013年5月23日
【发明者】黄大容 申请人:瑞鼎科技股份有限公司