基于atca的数据报文处理板的制作方法
【专利摘要】本发明公开了一种基于ATCA的数据报文处理板，该数据报文处理板包括：FPGA，用于接收数据报文，并对接收的所述数据报文进行分析，确定所述数据报文对应的报头信息，并发送该报头信息；协处理器，用于接收所述报头信息，并根据预先配置的报头处理规则，确定与所述报头信息相适配的报文执行操作信息，并且发送该报文执行操作信息，其中，所述报头处理规则用于记录报头信息和与该报头信息相适配的报文执行操作信息的对应关系；所述FPGA还用于接收所述报文执行操作信息，并根据该报文执行操作信息执行对应的操作。
【专利说明】基于ATCA的数据报文处理板
【技术领域】
[0001]本发明涉及通信工程领域，具体来说，涉及一种基于ATCA (Advanced TelecomComputing Architecture,通信系统计算机平台架构)的数据报文处理板。
【背景技术】
[0002]目前，基于ATCA的包处理板能够支持40G流量的主流实现方案是以REDSYS为代表的双NP (Network Processor，网络处理器)的方案，也就是在一块板上有两个完全独立的NP，每个NP负责20G的流量。这样虽然实现简单，但是在实际应用时也存在诸多不足之处，例如:
[0003]有时候两个20G的流量并不均衡会导致一个NP负载过重，如果进行动态的负载迁移又会产生额外的开销；此外，由于客户要求有些算法不适合用NP来实现，会严重增加NP访问内存的压力，导致软件调优的工作量剧增；另外，双NP方案很难在板子上直接接入40G的流量，需要一个额外的预处理板或者接口板，这样在ATCA标准规定了机箱槽位数的情况下降低了整个系统的计算密度；另外，双NP方案一般会采用一个交换芯片做板内交换，以弥补NP网口数量不足以及外网扩展接口的问题。但交换芯片成本很高发热量很大给系统设计带来很大问题，而且增加了一级交换以后明显的增加了系统的传输延迟，不利于系统性能的发挥。
[0004]针对现有相关技术中基于ATCA的包处理板能够支持40G流量的主流实现方案存在的流量不均衡、内存访问压力过大、需要配置额外的预处理板或接口板、以及需要配置额外的交换芯片做班内交换的问题，目前尚未提出有效的解决方案。
【发明内容】
[0005]针对现有相关技术中基于ATCA的包处理板能够支持40G流量的主流实现方案存在的流量不均衡、内存访问压力过大、需要配置额外的预处理板或接口板、以及需要配置额外的交换芯片做板内交换的问题，本发明提出了一种基于ATCA的数据报文处理板。
[0006]本发明的技术方案是这样实现的:
[0007]根据本发明的一个方面，提供了一种基于ATCA的数据报文处理板。
[0008]该基于ATCA的数据报文处理板包括:
[0009]FPGA，用于接收数据报文，并对接收的所述数据报文进行分析，确定所述数据报文对应的报头信息，并发送该报头信息；
[0010]协处理器，用于接收所述报头信息，并根据预先配置的报头处理规则，确定与所述报头信息相适配的报文执行操作信息，并且发送该报文执行操作信息，其中，所述报头处理规则用于记录报头信息和与该报头信息相适配的报文执行操作信息的对应关系；
[0011]所述FPGA还用于接收所述报文执行操作信息，并根据该报文执行操作信息执行对应的操作。
[0012]其中，报头信息包括以下至少之一:数据传输层协议信息、数据传输的源地址信息、数据传输的目的地址信息、数据传输的源端口信息、数据传输的目的端口信息。
[0013]此外，该基于ATCA的数据报文处理板还包括:第一存储器，用于在所述FPGA确定所述报头信息后，对所述FPGA接收的数据报文进行缓存。
[0014]另外，所述FPGA还用于根据预先配置的报头信息与协处理器核心信息的对应关系，确定所述报头信息对应的协处理器核心信息，并发送所述协处理器核心信息。
[0015]并且，所述协处理器还用于接收所述协处理器核心信息，并根据该协处理器核心信息将所述报头信息分配至对应的协处理器核心，促使所述协处理器核心根据预先配置的报头处理规则，确定与所述报头信息相适配的报文执行操作信息。
[0016]此外，该基于ATCA的数据报文处理板还包括:第二存储器，用于存储预先配置的报头信息与协处理器核心信息的对应关系。
[0017]其中，所述FPGA所接收的数据报文的数据流量为40G。
[0018]本发明通过采用FPGA直接接收数据报文，从而避免了处理板在接收数据报文时出现流量不均衡的现象发生，同时也避免了需要额外配置预处理板或者接口板的麻烦，另夕卜，由于采用了可编程的FPGA作为处理板的处理器，从而使得数据报文处理板能够自适应性的满足用户要求的算法，避免内存访问压力过大的现象发生，而又由于FPGA具备自行板内数据交换功能，从避免了需要额外配置交换芯片做板内交换的麻烦，降低了设备的投入成本，保证了系统的传输速率，提高了系统的发挥性能。
【专利附图】
【附图说明】
[0019]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0020]图1是根据本发明实施例的基于ATCA的数据报文处理板的结构示意图；
[0021]图2是根据本发明实施例的基于ATCA的数据报文处理板的原理架构示意图；
[0022]图3是根据本发明实施例的基于ATCA的数据报文处理板的数据流程处理时的原理示意图。
【具体实施方式】
[0023]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
[0024]根据本发明的实施例，提供了一种基于ATCA的数据报文处理板。
[0025]如图1所示，根据本发明实施例的基于ATCA的数据报文处理板包括:
[0026]FPGA11，用于接收数据报文，并对接收的所述数据报文进行分析，确定所述数据报文对应的报头信息，并发送该报头信息；
[0027]协处理器12，用于接收所述报头信息，并根据预先配置的报头处理规则，确定与所述报头信息相适配的报文执行操作信息，并且发送该报文执行操作信息，其中，所述报头处理规则用于记录报头信息和与该报头信息相适配的报文执行操作信息的对应关系；
[0028]所述FPGAll还用于接收所述报文执行操作信息，并根据该报文执行操作信息执行对应的操作。
[0029]其中，报头信息包括以下至少之一:数据传输层协议信息、数据传输的源地址信息、数据传输的目的地址信息、数据传输的源端口信息、数据传输的目的端口信息。
[0030]此外，该基于ATCA的数据报文处理板还包括:第一存储器(未示出)，用于在所述FPGA确定所述报头信息后，对所述FPGA接收的数据报文进行缓存。
[0031]另外，所述FPGAll还用于根据预先配置的报头信息与协处理器核心信息的对应关系，确定所述报头信息对应的协处理器核心信息，并发送所述协处理器核心信息。
[0032]并且，所述协处理器12还用于接收所述协处理器核心信息，并根据该协处理器核心信息将所述报头信息分配至对应的协处理器核心，促使所述协处理器核心根据预先配置的报头处理规则，确定与所述报头信息相适配的报文执行操作信息。
[0033]此外，该基于ATCA的数据报文处理板还包括:第二存储器(未示出)，用于存储预先配置的报头信息与协处理器核心信息的对应关系。
[0034]其中，所述FPGAll所接收的数据报文的数据流量为40G。
[0035]以下从具体原理方面对本发明的上述技术方案进行详细说明。
[0036]图2是基于ATCA的数据报文处理板的原理架构示意图，从图2中可以看出，在整个的架构中，FPGA是流量的调度中心，起到了主芯片的作用，而协处理器(XLP)则是作为FPGA的辅助芯片来使用的。以下分别对FPGA部分和XLP部分进行说明。
[0037]对与FPGA部分，在整个架构中，FPGA有一个17*3.125G的SFI5.1接口连接到一个40G的300PIN光模块上，用以接受单路40G的输入流量(主要是40GP0S，兼容40GE)，当然，也可以连接到一块带有4个XFP模块的子卡，用以实现4*10GP0S的接入。
[0038]而为了提高系统吞吐量，FPGA还连接了两个TCAM (即第二存储器)用来预查找规贝U，两个TCAM之间采用了串接的方式连接也就是FPGA的TX连接到TCAMl的RX，TCAMl的TX连接到TCAM2的RX，TCAM2的TX连接到FPGA的RX，都是12*6.25GILA总线。并且，FGPA上还连接了 4个QDR芯片(即第一存储器)，其中，每个QDR芯片的空间为72Mb，用来在XLP进行详细查找的时候缓存数据流，每个QDR都使用独立的控制器以拓宽系统缓存总带宽。
[0039]另外，为了实现数据的通信，FPGA上还有一组40G带宽的IL信号连接到xlp，用于自定义协处理消息的通信，指示xlp完成响应的操作，并从XLP得到返回的查找结果。并且，FPGA还实现了一部分交换芯片的功能，具体的，FPGA有2个40GE网口连接到Zone2连接器，用来将CPB发过来的业务管理数据通过FPGA和XLP之间的一个万兆接口转发给XLP，同时还可以将一部分流量转给其他的PPB以实现负载均衡。由于FPGA不支持40GE-KR4电气协议，所以在链路上串接了一个BCM84328将FPGA的QSFP+总线转成KR4标准。此外，FPGA有16个IOGE和8个GE总计24个接口连接到zone3连接器，配合特制的一款RTM板卡实现下行的重定向或者回流接口。
[0040]而对于XLP部分，在整个架构中，XLP是作为数据处理的写处理器以及系统管理的主处理器来用的。
[0041]其中，对于数据部分，XIL连接了四条DDR3内存以保存详细规则数据，当FPGA发来查找消息以后在DDR3中进行查找。[0042]其中，对于管理部分，XLP中需要有光电保护的控制，需要和OPB和CPB通信，因此需要两个GE网络连接到Zone2的base交换网络。为了提高系统业务处理性能，CPB和PPB之间的规则表操作的管理消息报文，走IOGE的fabric交换，GE的base交换专门用来做业务无关的管理(主要是硬件管理)，因此，XLP有IOGE接口(XAUI) E连接到FPGA上。而由于FPGA的规则下载及管理需要通过XLP的PCIE接口进行，因此XLP还需要有PCIE连接到FPGA上，XLP的网口和串口从前面板引出，方便系统调试。此外XLP还连接了启动用的SD卡和NAND Flash,并通过一个电路自动检测SD卡是否插入，如果插入则从SD卡启动反之从NAND Flash 启动。
[0043]图3是基于ATCA的数据报文处理板的数据流程处理时的原理示意图；从图3中可以看出，PPB对收到的每个报文，提取出报文的五元组信息(传输层协议、源ip、目的ip、传输层源端口、传输层目的端口)，并到多个规则表中查找，决定将这些五元组信息转发给哪些服务器继续分析，还是阻断或继续传输该报文，本发明在PPB上使用了一块FPGA和XLP，其中，FPGA负责流量接入和缓存，数据从前面板的40G光模块进入，之后提取出报文的报头信息(包括五元组信息)，并根据报头信息查找和FPGA连接的TCAM芯片，并预测报文在DDR3中的规则命中情况。把报头信息和预测情况，通过interlacken接口发送给XLP，由XLP查询ddr3内存中保存的规则表，在这个过程中报文的原始数据保存在QDR缓存中。XLP具备32个CPU核心，其中，本发明使用O号作为管理CPU，其他31个CPU进行业务面的规则查表，XLP接收到从FPGA传来的报文五元组信息后，由微引擎(MiciOEngine)把五元组信息分发给业务面的31个CPU。查找CPU在DDR3中完成规则查找以后将结果反馈给CPUO并统一发回给FPGA，
[0044]FPGA根据规则匹配结果确定应该对报文执行的动作，这里有两种工作模式由CPB的配置来决定。
[0045]一种是分流模式:如果命中，则向下行端口转发报文否则丢弃报文。转发报文有可能有两个方向，具体为RTM上的下行端口或者Zone2的板间均衡，FPGA根据内部的转发规则表和命中的结果决定从哪个口进行转发。所有未命中的报文全部抛弃，不会有任何报文从上行端口发送。
[0046]另一种是过滤模式:如果命中，则向下行端口转发报文否则将报文从另一个上行端口转发出去。向下行端口转发报文有可能有两个方向，具体为RTM上的下行端口或者Zone2的板间均衡，FPGA根据内部的转发规则表和命中的结果决定从哪个口进行转发。不管是否命中，大部分的数据包都要复制一份从另一个上行端口发出去，只有少量命中特殊规则的数据包只向下行端口转发而不会出现在另一个上行端口上。
[0047]综上所述，借助于本发明的上述技术方案，通过采用FPGA直接接收数据报文，从而避免了处理板在接收数据报文时出现流量不均衡的现象发生，同时也避免了需要额外配置预处理板或者接口板的麻烦，另外，由于采用了可编程的FPGA作为处理板的处理器，从而使得数据报文处理板能够自适应性的满足用户要求的算法，避免内存访问压力过大的现象发生，而又由于FPGA具备自行板内数据交换功能，从避免了需要额外配置交换芯片做板内交换的麻烦，降低了设备的投入成本，保证了系统的传输速率，提高了系统的发挥性能。
[0048]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种基于高级电信计算架构ATCA的数据报文处理板，其特征在于，包括: 现场可编程门阵列FPGA，用于接收数据报文，并对接收的所述数据报文进行分析，确定所述数据报文对应的报头信息，并发送该报头信息； 协处理器，用于接收所述报头信息，并根据预先配置的报头处理规则，确定与所述报头信息相适配的报文执行操作信息，并且发送该报文执行操作信息，其中，所述报头处理规则用于记录报头信息和与该报头信息相适配的报文执行操作信息的对应关系； 所述FPGA还用于接收所述报文执行操作信息，并根据该报文执行操作信息执行对应的操作。
2.根据权利要求1所述的数据报文处理板，其特征在于，所述报头信息包括以下至少之一: 数据传输层协议信息、数据传输的源地址信息、数据传输的目的地址信息、数据传输的源端口信息、数据传输的目的端口信息。
3.根据权利要求1所述的数据报文处理板，其特征在于，进一步包括: 第一存储器，用于在所述FPGA确定所述报头信息后，对所述FPGA接收的数据报文进行缓存。
4.根据权利要求1所述的数据报文处理板，其特征在于，所述FPGA还用于根据预先配置的报头信息与协处理器核心信息的对应关系，确定所述报头信息对应的协处理器核心信息，并发送所述协处理器核心信息； 并且，所述协处理器还用于接收所述协处理器核心信息，并根据该协处理器核心信息将所述报头信息分配至对应的协处理器核心，促使所述协处理器核心根据预先配置的报头处理规则，确定与所述报头信息相适配的报文执行操作信息。
5.根据权利要求4所述的数据报文处理板，其特征在于，进一步包括: 第二存储器，用于存储预先配置的报头信息与协处理器核心信息的对应关系。
6.根据权利要求1至5中任意一项所述的数据报文处理板，其特征在于，所述FPGA所接收的数据报文的数据流量为40G。
【文档编号】H04L12/70GK103647708SQ201310631459
【公开日】2014年3月19日 申请日期:2013年11月29日 优先权日:2013年11月29日
【发明者】姚文浩, 郑臣明, 王晖, 王英 申请人:曙光信息产业(北京)有限公司