组网协议串口测试装置制造方法
【专利摘要】本实用新型实施例提供了一种组网协议串口测试装置，两个用于接收待测协议信号的接口单元、与所述接口单元数目相同且与所述接口单元连接的电平转换电路；还包括高速时钟、电源模块、FPGA、存放所述FPGA工作代码的配置模块；所述电平转换电路、配置模块、高速时钟、电源模块均与所述FPGA连接；所述电源模块还与所述电平转换电路、配置模块、高速时钟连接，所述电源模块用于给所述电平转换电路、FPGA、配置模块、高速时钟提供所需电源。本实用新型实施例提供测试装置可以满足同时测试多个待测板协议信号交互的要求，另外，本实用新型实施例提供测试装置的造价较低，结构也简单。
【专利说明】组网协议串口测试装置
【技术领域】
[0001]本实用新型涉及串口测试【技术领域】，更具体的说是涉及一种组网协议串口测试装置。
【背景技术】
[0002]实物测试是网络协议开发中的重要环节，即在实物板卡或真实设备上实际运行开发的协议，用来验证网络协议设计的正确性，以保证所设计网络的正常运行。目前，无线组网协议的基带实物测试主要采用无线方式和有线方式。
[0003]无线方式是为每个待测板配置射频单元，通过无线信道实现全互连。但该方式需要设置相应的射频设备，如果在没有适用的射频设备，或射频设备本身也处于开发阶段，其性能还不稳定时，则难以进行基带实物测试。
[0004]有线方式可以采用线缆直连或交换机的方式。
[0005]采用线缆直连的方式只能实现点对点通信，而不能进行多个测试，另外采用无线方式或交换机的方式，不仅造价上升，还使得测试结构变得复杂。
实用新型内容
[0006]有鉴于此，本实用新型提出一种组网协议串口测试装置，用以解决现有实物测试中的测试装置不能进行多节点测试、造价较高且结构复杂的缺陷。
[0007]技术方案如下:
[0008]一种组网协议串口测试装置，至少两个用于接收待测协议信号的接口单元、与所述接口单元数目相同且与所述接口单元连接的电平转换电路；
[0009]还包括高速时钟、电源模块、FPGA、存放所述FPGA工作代码的配置模块；
[0010]所述电平转换电路、配置模块、高速时钟、电源模块均与所述FPGA连接；
[0011]所述电源模块还与所述电平转换电路、配置模块、高速时钟连接，所述电源模块用于给所述电平转换电路、FPGA、配置模块、高速时钟提供所需电源。
[0012]优选的，在上述的组网协议串口测试装置中，所述配置模块还包括JTAG接口，所述JTAG接口与所述FPGA的JTAG引脚连接，PC机通过所述JTAG接口对FPGA进行在线调
试工作程序。
[0013]优选的，在上述的组网协议串口测试装置中，还包括用于调节所述接口单元的工作状态与所述FPGA的采样频率的功能按键；
[0014]所述功能按键的输出端与所述FPGA的IO引脚连接。
[0015]优选的，在上述的组网协议串口测试装置中，还包括用于显示所述接口单元状态的显示LED。
[0016]优选的，在上述的组网协议串口测试装置中，还包括用于控制所述电源单元启闭的电源控制开关。
[0017]上述技术方案中具有如下有益效果:[0018]经由上述的技术方案可知，与现有技术相比，本实用新型。
[0019]本实用新型实施例提供测试装置的接口单元的数目至少为两个，因此该测试装置可以满足同时测试多个待测板协议信号交互的要求，另外，传统的实物测试时，需要设置交换机或为待测板配置射频单元，而本实用新型无需设置交换机和射频单元即可实现实物测试的功能，由于不用配备交换机和射频单元，本实用新型实施例提供测试装置的造价较低，另外，相较于配备交换机和射频单元的方式，结构也简单。
【专利附图】
【附图说明】
[0020]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0021]图1为本实用新型公开的组网协议串口测试装置的一种结构示意图；
[0022]图2为本实用新型公开的组网协议串口测试装置的另一结构示意图；
[0023]图3为本实用新型公开的组网协议串口测试装置的一种应用示意图。
【具体实施方式】
[0024]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
[0025]参见图1，本实用新型公开一种组网协议串口测试装置，包括至少两个用于接收待测协议信号的接口单元110，接口单元110与待侧板连接，、与接口单元110数目相同且与接口单元110连接的电平转换电路120 ;还包括高速时钟130、电源模块140、FPGA(Field-Programmable Gate Array,现场可编程门阵列)150、存放FPGA工作代码的配置模块 160。
[0026]电平转换电路120、配置模块160、高速时钟130、电源模块140均与FPGA150连接，FPGA根据配置模块160的工作代码，在高速时钟的周期时钟信号的上升沿时刻，将其中一个接口单元采集到的待测协议信号，经过滤波整形后输出至其他接口单元的输出引脚上。
[0027]电源模块140还与电平转换电路120、配置模块160、高速时钟130连接，电源模块140用于给电平转换电路120、FPGA150、配置模块160、高速时钟130提供所需电源。
[0028]本实用新型实施例提供测试装置的接口单元的数目至少为两个，因此该测试装置可以满足同时测试多个待测板协议信号交互的要求，另外，传统的实物测试时，需要设置交换机或为待测板配置射频单元，而本实用新型无需设置交换机和射频单元即可实现实物测试的功能，由于不用配备交换机和射频单元，本实用新型实施例提供测试装置的造价较低，另外，相较于配备交换机和射频单元的方式，结构也简单。
[0029]优选的，电源模块140的输出端与FPGA150、配置模块160、电平转换电路120和高速时钟130的电源引脚连接，为这4个部分提供所需电源。进一步的，电源模块140可以包括交直流变压单元和直流电压转换芯片，其中，交直流变压单元将220V交流电转换成5V直流电源，直流电压转换芯片则将5V直流电源转换为稳定的3.3V和1.2V直流电源，为FPGA150、配置模块160和电平转换电路120提供相应的工作电源。
[0030]优选的，配置模块160的输出端与FPGA的配置引脚连接，配置单元160选用与FPGA配套的配置芯片，存放FPGA工作代码。高速时钟130的输出与FPGA的时钟输入端连接，闻速时钟130可以米用闻速晶振或晶体电路。
[0031]待测协议信号通过接口单元110连接到该测试装置，电平转换电路120将接口单元110的输入电平适配到与FPGA接口电平相同等级后，送入FPGA的IO引脚。进一步的，接口单元110与电平转换电路120双向连接，待测协议信号经电平转换电路120的电平适配后通过FPGA的IO引脚与FPGA双向连接。
[0032]在系统上电时，FPGA首先通过FPGA上的配置端口访问配置模块160，读出配置模块160中存放的工作代码后执行程序。系统上电后，高速时钟130会产生周期时钟信号，输出到FPGA的时钟输入端，给FPGA提供工作时钟。FPGA根据配置模块160的工作代码，在周期时钟信号的上升沿时刻，对接口单元HO的待测协议信号进行采样，经过滤波整形后输出到其他接口单元对应的IO输出引脚上，FPGA的IO输出引脚与电平转换电路连接，输出信号经电平转换电路转换为与接口单元适配的串口电平后，发送到接口单元上，这样就实现了接口单元间的低延迟、全互连。本实用新型的测试装置在工作时，仅要求被测信号以串口方式接入，除此之外，不需要待测试节点进行任何信号处理和协议转换，适用范围广。
[0033]下面对低延时进行详细的解释，待测协议信号从其中一个接口单元的输入再到其他接口单元的信号输出，其信号延迟主要由FPGA的采样延迟和处理转发延迟组成。一方面，上述的处理转发延迟并不涉及协议的变化，因此处理转发延迟与输入的待测协议信号的速率和数量无关，处理转发的延迟很低；另一方面，采样延迟在输入、输出时均不大于一个高速时钟周期，因此，采用频率高的时钟模块即可以获得较小的采样延迟。
[0034]结合上述的处理转 发延迟和采样延迟可知，待测协议信号的总转发延迟与接入该装置的待测板的数量无关，与待测板的信号发送速率和数据量也无关，只与高速时钟的频率有关。因此，可参见图3，本实用新型支持同时连接多个待测板，且节点数量的增多不会增加待测协议信号的转发延迟。但在实际的使用环境中需要说明的是，该装置支持的连接数量由FPGA的内部资源和FPGA的IO引脚数量来决定。下面结合图3，介绍本实用新型的一个具体应用实施例，共有6个待测的网络协议板，分别是待测板1-6，待测板通过自身的串口与本测试装置的接口单元双向连接，每个待测板的输出信号经测试装置的采样、滤波并整形处理后，发送给其他待测板，形成全互连网络。每个待测板均可以同时发送和接收其他待测板的信息。当各待测板的输出信号无冲突时，测试装置可以将信号如实转发给其他待测板；当信号产生时间上的冲突时，测试装置以“不确定”方式转发信号，模拟干扰产生，由待测板上运行的网络协议自主进行冲突检测和冲突处理。因此，本测试装置不仅可以测试组网协议网络层设计的正确性，还可以测试链路层的同步和MAC设计正确性。
[0035]在该实施例中，电平转换电路可以选用MAXM公司的MAX232芯片，FPGA选用叉11丨1?公司的乂0355(^芯片，配置模块选用ST Microelectronics公司的M25P80f lash，采用普通220V交流市电供电。测试装置有6个DB9串口接口单元，可支持6个待测协议板同时接入。
[0036]在本实用新型其他实施例中，配置模块还包括JTAG接口，JTAG接口与FPGA的JTAG引脚连接，PC机通过JTAG接口对FPGA进行在线调试工作程序。
[0037]参见图2，本实用新型公开一种组网协议串口测试装置，包括至少两个接口单元110、与接口单元110数目相同且与接口单元110连接的电平转换电路120 ;还包括高速时钟 130、电源模块 140、FPGA (Field-Programmable Gate Array,现场可编程门阵列)150、存放FPGA工作代码的配置模块160。
[0038]电平转换电路120、配置模块160、高速时钟130、电源模块140均与FPGA150连接，FPGA根据配置模块160的工作代码，在高速时钟的周期时钟信号的上升沿时刻，将其中一个接口单元采集到的待测协议信号，经过滤波整形后输出至其他接口单元的输出引脚上。
[0039]电源模块140还与电平转换电路120、配置模块160、高速时钟130连接，电源模块140用于给电平转换电路120、FPGA150、配置模块160、高速时钟130提供所需电源。
[0040]进一步的，本实用新型实施例中的测试装置还包括用于调节接口单元110的工作状态与FPGA150的采样频率的功能按键170。功能按键170的输出端与FPGA的IO引脚连接。本实用新型实施例可以通过设置功能按键来控制调节各接口单元的工作状态，另外还可以控制FPGA的采 样频率参数，功能按键的设置可以使得操作方便，同时还扩展了整个装置的功能。其中，操作方便体现在:若没有操作键，则各接口的“通/短”状态及FPGA的采样频率将由FPGA启动时从配置单元读取的程序确定，且在工作过程中不能改变。若要改变以上参数，则必须停止FPGA的运行，重新编写配置单元代码，再重新启动方可。而设置按键单元后，可以在无需中断装置运行的条件下，通过按键直接改变各接口的“通/断”及FPGA的采样频率，因此可以使测试操作更加便捷。功能扩展体现在:由于按键单元的设置可以实时地改变各接口的“通/断”状态，因此，除了原本可以测试的各节点全互连场景下的工作状态外，还可以动态地测试新节点加入、已有节点退出等更多场景下的工作情况。对基带网络协议的工作状态测试将更为全面。在本实用新型其他实施例中，参见图2，还包括用于显示接口单元状态的显示LED。
[0041 ] 在本实用新型其他实施例中，参见图2，还包括用于控制电源单元启闭的电源控制开关。电源控制开关的输出端与所述电源模块的输入端连接，用于控制该装置的启闭。
[0042]本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
[0043]最后，还需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。
[0044]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
[0045]以上所述上仅为本实用新型的一个具体实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所做的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
【权利要求】
1.一种组网协议串口测试装置，其特征在于，包括至少两个用于接收待测协议信号的接口单元、与所述接口单元数目相同且与所述接口单元连接的电平转换电路； 还包括高速时钟、电源模块、FPGA、存放所述FPGA工作代码的配置模块； 所述电平转换电路、配置模块、高速时钟、电源模块均与所述FPGA连接； 所述电源模块还与所述电平转换电路、配置模块、高速时钟连接，所述电源模块用于给所述电平转换电路、FPGA、配置模块、高速时钟提供所需电源。
2.根据权利要求1所述的组网协议串口测试装置中，其特征在于，所述配置模块还包括JTAG接口，所述JTAG接口与所述FPGA的JTAG弓I脚连接，PC机通过所述JTAG接口对FPGA进行在线调试工作程序。
3.根据权利要求1所述的组网协议串口测试装置中，其特征在于，还包括用于调节所述接口单元的工作状态与所述FPGA的采样频率的功能按键； 所述功能按键的输出端与所述FPGA的IO引脚连接。
4.根据权利要求1所述的组网协议串口测试装置中，其特征在于，还包括用于显示所述接口单元状态的显示LED。
5.根据权利要求1所述的组网协议串口测试装置中，其特征在于，还包括用于控制所述电源单元启闭的电源控制开关。
【文档编号】H04B17/00GK203434992SQ201320530093
【公开日】2014年2月12日 申请日期:2013年8月28日 优先权日:2013年8月28日
【发明者】张媛, 覃剑, 张良胜, 杨雁, 宫林 申请人:国家电网公司, 国网重庆市电力公司电力科学研究院, 重庆大学