Camera link数据转换器的制造方法
【专利摘要】本实用新型公开了一种Camera?link数据转换器，包括数字图像采集模块，该数字图像采集模块包括：一LVDS信号转换芯片，用于接收上位机发送的触发数字摄像机工作的信号转换成LVDS信号；一连接接头，所述LVDS信号通过该一连接接头、以及再通过一Camera?link电缆传至摄像机；一LVDS信号接收芯片，所述摄像机将输出数据通过另一Camera?link电缆、以及所述一连接接头传输至该一LVDS信号接收芯片。本实用新型通过对Camera?link接口的工业相机的数字图像进行采集，数据转换以及Camera?link接口的数字图像输出，可实现同时控制如四个相机的采集和数据传输。
【专利说明】 Camera I ink数据转换器
【技术领域】
[0001]本实用新型涉及数据转换【技术领域】,具体涉及一种Camera link数据转换器。
【背景技术】
[0002]Camera link是从Channel link技术上发展而来的，在Channel link技术基础上增加了一些传输控制信号，并定义了一些相关传输标准。任何具有“Camera link”标志的产品可以方便地连接。Camera link标准由美国自动化工业学会AIA定制、修改、发布，Camera link接口解决了高速传输的问题。
实用新型内容
[0003]本实用新型克服了现有技术的不足，提供一种Camera link数据转换器，用于控制相机的采集和数据传输。
[0004]考虑到现有技术的上述问题，根据本实用新型公开的一个方面，本实用新型采用以下技术方案:
[0005]一种Camera link数据转换器，包括数字图像采集模块，该数字图像采集模块包括:
[0006]一 LVDS信号转换芯片，用于接收上位机发送的触发数字摄像机工作的信号，并将其转换成LVDS信号；
[0007]—连接接头,所述LVDS信号通过该一连接接头、以及再通过一 Camera link电缆传输至摄像机；
[0008]一 LVDS信号接收芯片，所述摄像机将输出数据通过另一 Camera link电缆、以及所述一连接接头传输至该一 LVDS信号接收芯片，LVDS信号接收芯片将接收到的数据转换成相应信号再传输至
[0009]一 FPGA。
[0010]为了更好地实现本实用新型，进一步的技术方案是:
[0011]根据本实用新型的一个实施方案，所述LVDS信号转换芯片为DS90LV047ATMTC芯片。
[0012]根据本实用新型的一个实施方案，所述一连接接头为MDR26接头。
[0013]根据本实用新型的一个实施方案，所述一 LVDS信号接收芯片为DS90CR288芯片。
[0014]根据本实用新型的一个实施方案，所述一 FPGA采用两级寄存器级联的电路对输入信号同步。
[0015]根据本实用新型的一个实施方案，还包括所述一 FPGA内的数据转换模块，所述数据转换模块包括:采用双口 RAM的存储实现数据格式的转换。
[0016]根据本实用新型的一个实施方案，所述摄像机采用4个，将4个摄像机传来的数字图像数据同时存储到双口 RAM中，对于每一个摄像机的数据，使用两块双口 RAM分别同时存储两个Taps的数据。[0017]根据本实用新型的一个实施方案，采用80MHz的时钟从双口 RAM中读出数据，并且四路相机的数据同时读出。
[0018]本实用新型还可以是:
[0019]根据本实用新型的一个实施方案，还包括数字图像输出模块，该数字图像输出模块包括两个DS90CR287芯片，两个相应的MDR26接插件和一个DS90LV048ATMTC芯片，采用两个DS90LV048ATMTC配合两个MDR26接插件来实现同时发送4路数字图像数据；DS90LV048ATMTC芯片用于接收上位机传来的相机触发信号，并将LVDS信号转换为LVTTL/LVCOMS信号传送给数据接收模块做相应的处理。
[0020]与现有技术相比，本实用新型的有益效果之一是:
[0021]本实用新型的Camera link数据转换器,通过对Camera link接口的工业相机的数字图像进行采集，数据转换以及Camera link接口的数字图像输出，可实现同时控制如四个相机的采集和数据传输。
【专利附图】
【附图说明】
[0022]为了更清楚的说明本申请文件实施例或现有技术中的技术方案，下面将对实施例或现有技术的描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅是对本申请文件中一些实施例的参考，对于本领域技术人员来讲，在不付出创造性劳动的情况下，还可以根据这些附图得到其它的附图。
[0023]图1为根据本实用新型一个实施例的Camera link数据转换器的原理示意图。
[0024]图2为根据本实用新型一个实施例的Cameralink数据转换器的数字图像采集模块不意图。
[0025]图3为根据本实用新型一个实施例的RTL示意图。
【具体实施方式】
[0026]下面结合实施例对本实用新型作进一步地详细说明，但本实用新型的实施方式不限于此。
[0027]图1为根据本实用新型一个实施例的Camera link数据转换器的原理示意图。其主要原理如图1所示，本实施例的转换器通过对四路Camera link接口的工业相机的数字图像进行采集，数据转换以及Camera link接口的数字图像输出，可实现同时控制四个相机的采集和数据传输。
[0028]一个实施例的Camera link数据转换器的系统主要部分包括:
[0029]⑴电源模块，包括FPGA、earner I ink芯片的供电。
[0030]⑵FPGA控制模块，包括FPGA芯片及其相关配置电路。
[0031]⑶Camera link数据采集模块，包括MDR26接插件，DS90CR288芯片，和DS90LV047ATMTC 芯片。
[0032]⑷Camera link数据发送模块，包括MDR26接插件，DS90CR287芯片，和DS90LV048ATMTC 芯片。
[0033]本实用新型的另一实施例中，说明了本系统采用的一些技术指标以及产生的部分效果，具体如下:[0034]⑴12V单电源供电；
[0035]⑵转换前数据格式:2TapsCamera Link Base ；
[0036]⑶转换前Camera link传送时钟频率60MHz ;
[0037]⑷转换前相机每行7392个有效像素点；
[0038](5)转换后数据格式:4Taps Camera Link Medium ；
[0039](6)转换后Camera link传送时钟频率80MHz ;
[0040](7)转换每行29568个有效像素点；
[0041](8)行频可以达到IOKHz。
[0042]本实用新型的又一实施例中，公开了对本系统的一个关键问题及解决方案:
[0043]其中图2为根据本实用新型一个实施例的Camera I ink数据转换器的数字图像采集模块示意图。如图2所示，数字图像采集模块是本系统的重要部分，采集图像的质量直接影响后续模块的处理。针对数字图像数据的传输协议，采用相应的电路设计和FPGA方案。
[0044]具体地，上位机发送的触发数字摄像机工作的信号经过DS90LV047ATMTC芯片转换成LVDS信号，经过MDR26接头由Camera link电缆传至摄像机机。数字摄像机收到触发信号后开始工作采集一行的图像数据，经过处理后将数据输出。输出的信号经过Cameralink电缆传输到本转换器的MDR`26接头，由LVDS接收芯片DS90CR288接收转化成LVTTL/LVCOMS信号送至FPGA，FPGA根据行有效信号和时钟信号判断出有效数据，并将其存入内部的RAM中。
[0045]以上提到的MDR26接头，也可以是本领域技术人员所知晓的其它类似的连接接头；LVDS接收芯片DS90CR288以及DS90LV047ATMTC芯片的型号可以不限于此，也可为同功能的其它LVDS信号接收芯片和LVDS信号转换芯片。
[0046]Comeralink芯片DS90CR288的参数可以如下:
[0047]# Single+3.3V supply
[0048]# Chipset(Tx+Rx)power consumption<250mff(typ)
[0049]# Power-down mode ?0.5mff total)
[0050]# Up to231Megabytes/sec bandwidth
[0051]# Up tol.848Gbps data throughput
[0052]# Narrow bus reduces cable size
[0053]# 29OmV swing LVDS devices for low EMI
[0054]# +IV common mode range (around+1.2V)
[0055]# PLL requires no external components
[0056]# Both devices are offered in a Low profile56-lead
[0057]# SSOP package
[0058]# Rising edge data strobe
[0059]# Compatible with TIA/EIA-644LVDS standard
[0060].ESD Rating>7kV
[0061]# Operating Temperature:-40°C to+85°C
[0062]由于FPGA的设计要实现跨时钟域数据采集，因此采用两级寄存器级联的电路对输入信号同步，从而减小出现亚稳态的概率。并且采用上升沿检测电路检测时钟信号的上升沿，RTL示意图如图3所示，图3为根据本实用新型一个实施例的RTL示意图。当时钟信号出现上升沿时，将数据线上的数据采集并保存到RAM中。
[0063]另一实施例中，公开了关于数据转换的方案，其中数据转换模块是本系统的信号处理模块，整个数据转换过程都在FPGA上完成，需要综合考虑数据转换前后具体格式以及处理速度的要求，因而采用相应的设计方案。
[0064]本系统中待转换的数据格式为2Taps Camera Link Base,转换后的数据格式为2Taps Camera Link Base。针对这些要求，采用双口 RAM的存储实现数据格式的转换。双口 RAM是在一个SRAM存储器上具有两套完全独立的数据线、地址线和读写控制线，并允许两个独立的系统同时对该存储器进行随机性的访问。双口 RAM可用于提高RAM的吞吐率，适用于作于实时的数据缓存。本设计首先将4个数字摄像机传来的数字图像数据同时存储到双口 RAM中，对于每一个摄像机的数据，使用两块双口 RAM分别同时存储两个Taps的数据。在数据输出的时候，针对输出数据格式的要求，采用80MHz的时钟从双口 RAM中读出数据，并且四路相机的数据同时读出。同时在数据存储的时候采用乒乓操作，面积换取速度的思想，极大地提高了行频。
[0065]关于数字图像输出方案，在一实施例中公开如下:
[0066]数字图像输出模块是本系统的输出端，针对Camera link协议的要求，采用相应的电路设计。
[0067]本模块包括两个DS90CR287芯片，两个相应的MDR26接插件和一个DS90LV048ATMTC芯片。由于输出数据格式为4Taps Camera Link Medium，所以需要用两个DS90LV048ATMTC配合两个MDR26接插件来实现同时发送4路数字图像数据。DS90LV048ATMTC芯片用来接收上位机传来的相机触发信号，并将LVDS信号转换为LVTTL/LVCOMS信号送给数据接收模块做相应的处理。
[0068]Comeralink芯片DS90CR287的参数可以如下:
[0069]# 20to85MHZ shift clock support
[0070]# 50%duty cycle on receiver output clock
[0071]# Best -1n - Class Set&Hold Times on TxINPUTs
[0072]# Low power consumption
[0073].±1V common mode range (around+1.2V)
[0074]# Narrow bus reduces cable size and cost
[0075]# Up to2.38Gbps throughput
[0076]# Up to297.5Megabytes/sec bandwidth
[0077]# 345mV(typ)swing LVDS devices for low EMI
[0078]# PLL requires no external components
[0079]# Rising edge data strobe
[0080]# Compatible with TIA/EIA-644LVDS standard
[0081]# Low profile56-lead TSSOP package
[0082]一个优选的实施例，在设计电路时，LVDS差分信号线要使用等长线，同时两个Camera link电缆要使用长度相同，型号相同的产品。[0083]本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
[0084]在本说明书中所谈到的“一个实施例”、“另一个实施例”、“实施例”、等，指的是结合该实施例描述的具体特征、结构或者特点包括在本申请概括性描述的至少一个实施例中。在说明书中多个地方出现同种表述不是一定指的是同一个实施例。进一步来说，结合任一实施例描述一个具体特征、结构或者特点时，所要主张的是结合其他实施例来实现这种特征、结构或者特点也落在本实用新型的范围内。
[0085]尽管这里参照本实用新型的多个解释性实施例对本实用新型进行了描述，但是，应该理解，本领域技术人员可以设计出很多其他的修改和实施方式，这些修改和实施方式将落在本申请公开的原则范围和精神之内。更具体地说，在本申请公开、附图和权利要求的范围内，可以对主题组合布局的组成部件和/或布局进行多种变型和改进。除了对组成部件和/或布局进行的变型和改进外，对于本领域技术人员来说，其他的用途也将是明显的。
【权利要求】
1.一种Camera link数据转换器，其特征在于，包括数字图像采集模块，该数字图像采集模块包括: 一 LVDS信号转换芯片，用于接收上位机发送的触发数字摄像机工作的信号，并将其转换成LVDS信号； 一连接接头，所述LVDS信号通过该一连接接头、以及再通过一 Camera link电缆传输至摄像机； 一 LVDS信号接收芯片，所述摄像机将输出数据通过另一 Camera link电缆、以及所述一连接接头传输至该一 LVDS信号接收芯片，LVDS信号接收芯片将接收到的数据转换成相应信号再传输至
一 FPGA。
2.根据权利要求1所述的Cameralink数据转换器，其特征在于，所述LVDS信号转换芯片为DS90LV047ATMTC芯片。
3.根据权利要求1所述的Cameralink数据转换器,其特征在于,所述一连接接头为MDR26接头。
4.根据权利要求1所述的Cameralink数据转换器，其特征在于，所述一 LVDS信号接收芯片为DS90CR288芯片。
5.根据权利要求1所述的Cameralink数据转换器，其特征在于，所述一 FPGA采用两级寄存器级联的电路对输入信号同步。
6.根据权利要求1至5任意`一项所述的Cameralink数据转换器,其特征在于,所述一 FPGA内包括数据转换模块，所述数据转换模块包括:采用双口 RAM的存储实现数据格式的转换。
7.根据权利要求6所述的Cameralink数据转换器，其特征在于，所述摄像机采用4个，将4个摄像机传来的数字图像数据同时存储到双口 RAM中，对于每一个摄像机的数据，使用两块双口 RAM分别同时存储两个Taps的数据。
8.根据权利要求7所述的Cameralink数据转换器,其特征在于,采用80MHz的时钟从双口 RAM中读出数据，并且四路相机的数据同时读出。
9.根据权利要求7或8所述的Cameralink数据转换器，其特征在于，还包括数字图像输出模块，该数字图像输出模块包括两个DS90CR287芯片，两个相应的MDR26接插件和一个DS90LV048ATMTC芯片，采用两个DS90LV048ATMTC配合两个MDR26接插件来实现同时发送4路数字图像数据；DS90LV048ATMTC芯片用于接收上位机传来的相机触发信号，并将LVDS信号转换为LVTTL/LVCOMS信号传送给数据接收模块做相应的处理。
【文档编号】H04N5/77GK203632764SQ201320755297
【公开日】2014年6月4日 申请日期:2013年11月25日 优先权日:2013年11月25日
【发明者】陈镇龙, 贾宏宇, 谭沛岩, 罗颖, 宋昀岑 申请人:成都术有科技有限公司