一种基于fpga的视频图像采集系统的制作方法
【专利摘要】本实用新型涉及一种基于FPGA的视频图像采集系统，包括图像传感器、放大器、高速A/D转换器、双口RAM、FPGA、SBSRAM、SDRAM、数据读取模块和数据显示器以及DSP数字信号处理器，图像传感器通过放大器传输给高速A/D转换器，高速A/D转换器与FPGA相连接，进行A/D采样控制和信号预处理，FPGA与双口RAM相连接，双口RAM分别于SBSRAM和SDRAM相连接，SBSRAM和SDRAM均与DSP数字信号处理器相连接，DSP数字信号处理器通过数据读取模块在数据显示器显示出来。本实用新型的一种基于FPGA的视频图像采集系统，在FPGA和DSP之间采用双口RAM作为数据交换器，FPGA专门负责采集控制部分的实现，通过中断的方法与DSP实现数据和控制指令交换，设计结构简单，调试方便。
【专利说明】—种基于FPGA的视频图像采集系统
【技术领域】
[0001]本实用新型涉及视频图像的【技术领域】，尤其是一种基于FPGA的视频图像采集系统。
【背景技术】
[0002]视频图像采集系统是多媒体信息处理、视频监控等系统的前端子系统，是实际视频处理系统中必须考虑的部分，随着图像的数字化处理在军事、科研、工业、农业和医疗等领域得到广泛应用，许多用于图像采集和处理的芯片也相继推出，处理功能越来越强大，使用也越来越方便，数字视频日益成为一种广泛应用的媒体，视频技术的产品开发业颇具前景。目前使用的视频图像采集系统处理系统慢，信躁比低、功率高、成本高等缺陷
实用新型内容
[0003]本实用新型要解决的技术问题是:为了克服上述中存在的问题，提供一种基于FPGA的视频图像采集系统，其运算量大，同时可以满足显示的要求。
[0004]本实用新型解决其技术问题所采用的技术方案是:一种基于FPGA的视频图像采集系统，包括图像传感器、放大器、高速A/D转换器、双口 RAM、FPGA, SBSRAM、SDRAM、数据读取模块和数据显示器以及DSP数字信号处理器，所述的图像传感器通过放大器传输给高速A/D转换器，高速A/D转换器与FPGA相连接，进行A/D采样控制和信号预处理，FPGA与双口RAM相连接，双口 RAM分别于SBSRAM和SDRAM相连接，SBSRAM和SDRAM均与DSP数字信号处理器相连接，DSP数字信号处理器通过数据读取模块在数据显示器显示出来。
[0005]本实用新型的有益效果是，本实用新型的一种基于FPGA的视频图像采集系统，采用此种设计的采集系统，系统性能大大提高，在FPGA和DSP之间采用双口 RAM作为数据交换器，FPGA专门负责采集控制部分的实现，通过中断的方法与DSP实现数据和控制指令交换，因而大大提高系统的性能，设计结构简单，调试方便。
【专利附图】
【附图说明】
[0006]下面结合附图和实施例对本实用新型进一步说明。
[0007]图1是本实用新型的结构示意图。
[0008]图中1.图像传感器，2.放大器，3.高速A/D转换器，4.双口 RAM，5.FPGA,
6.SBSRAM, 7.SDRAM, 8.数据读取模块，9.数据显示器，10.DSP数字信号处理器。
【具体实施方式】
[0009]现在结合附图对本实用新型作进一步详细的说明。这些附图均为简化的示意图，仅以示意方式说明本实用新型的基本结构，因此其仅显示与本实用新型有关的构成。
[0010]如图1所示的一种基于FPGA的视频图像采集系统，包括图像传感器1、放大器2、高速A/D转换器3、双口 RAM4、FPGA5、SBSRAM6、SDRAM7、数据读取模块8和数据显示器9以及DSP数字信号处理器10，图像传感器I通过放大器2传输给高速A/D转换器3，高速A/D转换器3与FPGA5相连接，进行A/D采样控制和信号预处理，FPGA5与双口 RAM4相连接，双口 RAM4分别于SBSRAM6和SDRAM7相连接，SBSRAM6和SDRAM7均与DSP数字信号处理器10相连接，DSP数字信号处理器10通过数据读取模块8在数据显示器9显示出来。
[0011]以上述依据本实用新型的理想实施例为启示，通过上述的说明内容，相关工作人员完全可以在不偏离本项实用新型技术思想的范围内，进行多样的变更以及修改。本项实用新型的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。
【权利要求】
1.一种基于FPGA的视频图像采集系统，其特征是:包括图像传感器(I)、放大器(2)、高速 A/D 转换器(3)、双口 RAM (4),FPGA (5),SBSRAM (6),SDRAM (7)、数据读取模块(8)和数据显示器(9)以及DSP数字信号处理器(10)，所述的图像传感器(I)通过放大器(2)传输给高速A/D转换器(3 )，高速A/D转换器(3 )与FPGA (5 )相连接，进行A/D采样控制和信号预处理，FPGA (5)与双口 RAM (4)相连接，双口 RAM (4)分别于 SBSRAM (6)和 SDRAM (7)相连接，SBSRAM (6)和SDRAM (7)均与DSP数字信号处理器(10)相连接，DSP数字信号处理器(10 )通过数据读取模块(8 )在数据显示器(9 )显示出来。
【文档编号】H04N7/18GK203661208SQ201320890057
【公开日】2014年6月18日 申请日期:2013年12月31日 优先权日:2013年12月31日
【发明者】吴军, 屈景春 申请人:重庆市行安电子科技有限公司