最小化通讯系统中时脉误差的系统的制作方法
【专利摘要】本发明揭示包含一模拟数字转换器与一处理器的一电路。此模拟数字转换器可用于自一接收信号产生复数个样本以回应一参考信号。上述处理器可视该复数个样本的一准时样本的一第一时脉误差是否大于该接收信号的一取样时间的二分之一，以指定此复数个样本的一早期样本与一晚期样本其中之一为一理想样本。
【专利说明】最小化通讯系统中时脉误差的系统
[0001]本申请是申请日为2005年4月7日、申请号为200510063856.4、发明名称为“最小化通讯系统中的时脉误差的系统”的发明专利申请的分案申请。
【技术领域】
[0002]本发明是关于码分多址接入(CDMA, Code Division Multiple Access)接收器架构的一方法，特别是关于用以最小化样本时脉误差的一合并自动频率修正(AFC，automaticfrequency correction)暨时间追踪系统。
【背景技术】
[0003]于一传统码分多址接收器中，已接收的一信号首先自一载波频率(carrierfrequency)降转为一更适合处理的基频(base — band)。此基频信号接着被数字取样以供后续处理。此传统码分多址接收器必须同时锁定自一发射器所传送信号的频率与时脉(timing clock)后始得进行上述的降频(down converting)与数字取样。上述的传统码分多址接收器利用上述的数字样本以还原所传送的信号。
[0004]请参考图1所示，其是为一传统码分多址系统10的一部分的一方块示意图。此传统码分多址系统10包含一传送器12与一接收器14，其中上述的传送器12具有一资料来源16、一混合器(mixer) 18与一来源震荡器(oscillator) 20,上述的接收器14具有一混合器22、一模拟数字转换器24、一局部震荡器26、一取样震荡器28与一参考震荡器30。
[0005]上述接收器14维持两套不同的程序以锁定上述的传送器12。一第一程序为一自动频率修正程序以追踪己接收信号的一频率。一第二程序为一时脉追踪程序以追踪已接收信号的时脉。上述的传统码分多址接收器14通常于上述参考震荡器30中产生一参考信号(亦即F — REF信号)以供衍生出其他频率，如一取样时脉信号(亦即F — S信号)与一局部时脉信号(亦即F — LO信号)。此自动频率修正程序透过调整上述的参考信号F —REF,寻求调整上述的局部时脉F — LO信号以符合此传送器12的一来源时脉信号(亦即F - SRC信号)。上述的时脉追踪程序是选择并且比对一已接收样本(亦即R — SAMPLES)与一相对应的传送样本(亦即TX - SAMPLES)。
[0006]请参考图2所示，其是为图1示出的传统码分多址系统10的一时脉位移(offset)范例的一时线示意图。于此范例中，上述的自动频率修正程序已经锁定上述的来源时脉信号F — SRC,而在传送样本TX - SAMPLES与已接收样本RX — SAMPLES间存在一微小的时脉误差32。每个已接收样本之间间隔为一个取样周期(亦即Ts)。一般而言，此取样周期Ts的选择是基于令一长度为Ts / 2的最大取样误差对此系统性能产生一最小的影响。对此传统码分多址系统10而言，此取样周期Ts通常为一码分多址片码的周期(chip duration)的八分之一(亦即Tc / 8)。
[0007]在大多数情况下，长度为Tc / 8的取样间隔产生一无关紧要的Tc / 16。然而在某些特殊情况下，当一输入杂讯主要是来自使用者本身信号或其他使用者信号的互相关联时，即欲更减少上述的时脉误差。于此传统码分多址系统10中，上述的自动频率修正程序与时脉追踪程序是独立运作，当此自动频率修正程序锁定后(亦即F — LO = F — SRC)，则时脉误差即已固定。于图2中，样本间的空隙虽为相同，但一固定偏移量32仍存在于上述的传送样本与已接收样本的边缘，其误差量为随机而最多可能为Ts / 2。
[0008]于美国专利证号6，266，365中，王(Wang)先生等人揭露一码分多址接收器。此专利中叙述:“为了补偿低取样率所导致的误差，首先须对用于取样己接收信号的时脉信号进行相位的调整，其次，须应用一个新演算法以调整被每个延时回路电路(DLL)所使用的时脉信号的相位以产生其本身的局部展频波形(spreading waveform)。于此情况下,相位的调整意味着时脉波形前缘位置的改变，但不表示须改变此波形的频率，此频率可利用自动频率控制达成。”故欲改变上述的自动频率修正的电路以减少上述的时脉追踪误差。
[0009]于美国公开证号2004 / 0058653中，丹特(Dent)揭露于数字传接器中一片码速率(chip rate)的修正。丹特叙述:“于本发明的一实施例中，此时脉修正电路根据时脉误差以产生一频率偏移值令局部频率参考偏倚(bias)，据此，码分多址片码率逐渐地改变以修正上述的时脉飘移(drift)，但以传输频率的改变作为代价。考虑到其他时脉误差超过Ts / 2的情况，欲须进行一渐进式的调整。
【发明内容】
[0010]本发明揭示通常包含一模拟数字转换器与一处理器的一电路。此模拟数字转换器可用于自一接收信号产生复数个样本以回应一参考信号。上述处理器可视该复数个样本的一准时样本的一第一时脉误差是否大于该接收信号的一取样时间的二分之一，以指定此复数个样本的一早期样本与一晚期样本其中之一为一理想样本。
[0011]本发明的一个方面提供了一种根据一参考信号处理一接收信号并产生一时脉误差统计信号对该参考信号的频率进行调整的信号处理电路，该电路包含:一模拟数字转换器，用于根据由一第一锁相回路所产生的取样期间在该接收信号中产生复数个样本以回应该参考信号；一相关器排电路，用于根据一追踪信号对所述模拟数字转换器产生的经过滤后的复数个样本进行处理并产生复数个相关信号；以及一处理器电路，用于根据该相关器排电路所产生的经过滤后的该复数个相关信号产生该时脉误差统计信号以同步该参考信号与该接收信号的频率，该处理器电路将该复数个相关信号中的一第一相关信号进行处理作为一早期样本，对该第一相关信号进行延时作为一晚期样本，将该复数个相关信号中的一第二相关信号作为一准时样本，该处理器电路还包括一时脉追踪模块，用于根据该早期样本、该晚期样本和该准时样本产生该追踪信号与该时脉误差统计信号，其中该处理器电路还包括一高阶自动频率修正模块，用于连接到该时脉追踪模块并输出一频率控制信号，该高阶自动频率修正模块包括:多个自动频率修正模块，用于对过滤后的上述复数个相关信号进行处理以产生多个相对应的第一中间频率误差信号；平均模块，用于对上述的多个第一中间频率误差信号和时脉误差统计信号进行平均以产生一合并频率误差信号；转换模块，用于对上述合并频率误差信号进行处理以产生一第二中间频率误差信号；以及整合模块，用于对该第一中间频率误差信号进行加权和加总以产生上述的频率控制信号。
[0012]该电路还包括一高阶自动频率修正模块，用于连接到该时脉追踪模块并输出一频率控制信号，该高阶自动频率修正模块包括:多个自动频率修正模块，用于对上述复数个相关信号进行处理以产生多个相对应的中间频率误差信号；平均模块，用于对上述的多个中间频率误差信号和时脉误差统计信号进行平均以产生一合并频率误差信号；转换模块，用于对上述合并频率误差信号进行处理以产生一中间频率误差信号；以及整合模块，用于对该中间频率误差信号进行加权和加总以产生上述的频率控制信号。
[0013]本发明的另一个方面提供了一种根据一参考信号处理一接收信号并产生一时脉误差统计信号对该参考信号的频率进行调整的信号处理方法，其特征在于，包含:根据由一第一锁相回路所产生的一取样期间在该接收信号产生复数个样本以回应该参考信号；用于根据一追踪信号对产生的经过滤后的复数个样本进行处理并产生复数个相关信号；以及一处理步骤，根据该复数个相关信号产生的经过滤后的该时脉误差统计信号以同步该参考信号与该接收信号的频率，其中该复数个相关信号中的一第一相关信号进行处理作为一早期样本，对该第一相关信号进行延时作为一晚期样本，将该复数个相关信号中的一第二相关信号作为一准时样本，该步骤还包括一时脉追踪步骤，根据该早期样本、该晚期样本和该准时样本产生该追踪信号与该时脉误差统计信号，该处理步骤还包括一高阶自动频率修正步骤，用于接收该时脉误差统计信号输出一频率控制信号，该高阶自动频率修正步骤包括:对上述复数个相关信号进行处理以产生多个相对应的第一中间频率误差信号；对上述的多个第一中间频率误差信号和时脉误差统计信号进行平均以产生一合并频率误差信号；对上述合并频率误差信号进行处理以产生一第二中间频率误差信号；以及对该第一中间频率误差信号进行加权和加总以产生上述的频率控制信号。
[0014]该方法还包括一高阶自动频率修正步骤，用于接收该时脉误差统计信号输出一频率控制信号，该高阶自动频率修正步骤包括:对上述复数个相关信号进行处理以产生多个相对应的中间频率误差信号；对上述的多个中间频率误差信号和时脉误差统计信号进行平均以产生一合并频率误差信号；对上述合并频率误差信号进行处理以产生一中间频率误差信号；以及对该中间频率误差信号进行加权和加总以产生上述的频率控制信号。
[0015]本发明的目的、特征与优点包含提供一合并自动频率更正与时脉追踪的方法与电路，其可(i)最小化时脉追踪误差、(ii)可得到一为零的时脉误差，而不须增加一模拟数字转换器的一取样速率、(iii)改变所使用的一样本以调整大的时脉误差，与/或(iv)馈入与一时脉误差值成正比之一频率偏倚值至一自动频率控制程序。
【专利附图】
【附图说明】
[0016]为进一步说明本发明的具体技术内容，以下结合实施例及附图详细说明如后，其中:
[0017]图1是为一传统码分多址系统的一方块不意图；
[0018]图2是为传统码分多址系统的一时脉位移范例的一时线示意图；
[0019]图3是为根据本发明的一实施例所提供的一码分多址接收器电路的一功能方块示意图；
[0020]图4是为一相关器排电路110与一处理器电路116的一实施例的一方块不意图；
[0021]图5是为一相关器电路的一实作范例的一方块不意图；以及
[0022]图6是为一次方计算程序的一实施例的一方块示意图。
【具体实施方式】[0023]本发明提供一方法，其用于合并一自动频率修正程序与一时脉追踪程序以减少一码分多址接收器内的一时间误差。于一码分多址接收器范例系统中，一取样间隔通常会定义最小取样误差。传统上而言，上述的自动频率修正与时脉追踪程序是独立运作，以当此自动频率修正程序锁定后，相对于一接收信号的取样边缘调正(edge alignment)与间隔(spacing)皆已固定。于传送样本及已接收样本之间的时间调正可能会至多偏移半个取样间隔(亦即Ts)的长度。本发明合并上述的时脉追踪与自动频率修正程序以最小化取样时脉误差。对于取样误差大于二分之一取样间隔(亦即〉Ts / 2)的情况，透过改变所使用的已接收样本(亦即理想样本)即可快速地调整时脉。对于非零且小于或等于二分之一取样间隔的取样误差，可于上述自动频率修正程序中利用与此时脉误差等比的一频率偏倚量(bias)减少或消除此时脉误差。
[0024]参考图3所示，其是为根据本发明的一实施例所提供的一码分多址接收器电路(或系统)100的一功能方块示意图。此码分多址接收器电路100可简称为一接收器电路100,其通常包含一射频前端电路(或模组)102、一降频器(down converter)电路(或模组)104、一模拟数字转换器(ADC, analog todigital converter)电路(或模组)106、一滤波器电路(或模组)108、一相关器排(correlator bank)电路(或模组)110、一侦测器电路(或模组)112、一有限脉冲回应(FIR, finite impulse response)滤波器(或模组)114、一处理器电路(或模组)116、一电压控制震荡器(voltage controlled oscillator)电路(或模组)118、一第一锁相回路(PLL，phase lockloop)电路(或模组)120与一第二锁相回路电路(或模组)122。上述的侦测器电路112可包含一最大比例合并电路(maximumratio combining circuit)(或模组)124、一解调变电路(或模组)126与一解码器电路(或模组)128。此处理器电路116可执行软件常式以进行一时脉追踪程序130与一自动频率修正程序132。
[0025]上述的射频前端电路102可放大天线信号以产生一射频信号(亦即RF信号)。此降频器电路104可转换此射频RF信号成一基频或中频信号(亦即IF信号)。此降频器电路104可由上述第二锁相回路电路122所产生之一局部震荡信号(亦即F — LO信号)所控制。上述的模拟数字转换器电路106可数字化此中频IF信号以产生样本(亦即RX)。取样时脉可由上述第一锁相回路电路120所产生的一取样时脉信号(亦即F — S信号)控制。上述的滤波器电路108可过滤上述的样本RX以产生过滤后样本(亦即FRX)。
[0026]上述的相关器排电路110可处理上述的过滤后样本FRX以产生一输出信号(亦即A信号)与一相关信号(亦即C信号)。上述的输出信号A可被此侦测器电路112合并、解调变与解码以产生解码后的比特(亦即DB)。上述的相关信号C可被上述的有限脉冲回应滤波器114过滤以产生一过滤后的相关信号(亦即FC信号)。此处理器电路116可处理此过滤后的相关信号FC以产生一追踪信号(亦即TRK信号)、一参考频率控制(或误差)信号(亦即F — REF - CTL信号)与一时脉误差统计信号(亦即ET信号)。此追踪信号TRK可被接回上述的相关器排电路110以调整此相关器排电路110的个别相关器(请参考图4)。上述的参考频率控制F — REF — CTL信号可传送至上述的电压控制震荡器电路118以控制一参考时脉信号(亦即F — REF信号)的频率。此第一锁相回路电路120可根据此参考时脉信号F - REF产生上述的取样时脉信号F — S。此第二锁相回路电路122可根据此参考时脉信号F - REF产生上述的局部震荡信号F - L0。上述的时脉误差统计信号ET可自上述的时脉追踪程序130传送至上述的自动频率修正程序132。
[0027]请参考图4所示，其是为图3示出的相关器排电路110与处理器电路116 —实施例的一方块示意图。此相关器排电路110通常包含多个复式接收机复式接收机(finger)电路(或模组)134a至134η。此复式接收机电路134a至134η中的每一个可能自上述的滤波器电路108接收过滤后的接收样本FRX。一个别的复式接收机电路134 (如复式接收机电路134a)通常包含多个相关器电路(或模组)136a至136m与至少一个延迟电路138。一第一相关器电路136a可被称为一早期/晚期导引信号相关电路。一第二相关器电路136b可被称为一准时(on - time)导引信号相关电路。上述的延迟电路138可用于延迟上述的过滤后接收样本FRX抵达上述的准时导引信号相关电路136b与其他相关器电路136c至134η。此延迟电路138可实作出一片码周期(亦即Tc / 2)的一半的延迟时间。
[0028]此相关器电路136a至136m的每一个皆可同时产生一相对应的相关信号(亦即Ca至Cm信号)。此相关信号Ca至Cm可合称为相关信号C(请见图3所示)。上述的过滤后相关信号FC通常包含对应至每一个相关信号Ca至Cm的一过滤后相关信号(亦即FCa至FCm信号)。
[0029]上述的处理器电路116可实作为一数字信号处理器(DSP，digital signalprocessor)电路。此数字信号处理器电路116可自每一个复式接收机电路134a至134η接收上述的过滤后相关信号FCa至FCm。一时脉追踪程序130a可对此过滤后相关信号FCa与FCb (亦即早期/晚期值与准时值)进行处理以产生一相对应的追踪信号(亦即TRKa)给上述的复式接收机电路134a。此时脉追踪程序130a亦可对此过滤后相关信号FCa与FCb进行处理以产生一相对应的时脉误差统计信号(亦即ETa信号)给一高阶自动频率修正程序132。时脉追踪程序130b至130η亦可对来自上述复式接收机电路134b至134η的类似信号进行处理。此追踪信号TRKa至TRKn可被统称为上述的追踪信号TRK(请见图3所示)。上述的时脉误差统计信号ETa至ETn亦可被统称为上述的时脉误差统计信号ET。
[0030]一自动频率修正程序132a可对上述的过滤后相关信号FCb (亦即准时值)进行处理以产生一相对应的中间误差信号(亦即FERRa)给上述的复式接收机电路134a。自动频率修正程序132b至132η可对来自上述复式接收机电路134b至134η的类似信号进行同样的处理。上述的高阶自动频率修正程序132可包括一平均程序160以合并此中间误差信号FERRa至FERRn以产生一合并过滤误差信号(亦即CFERR信号)。此高阶自动频率修正程序132可包括另一程序164以整合加总上述的合并过滤误差信号CFERR以产生上述的参考频率控制信号F — REF — CTL。
[0031]上述的时脉追踪程序130a通常包含一延迟程序(或模组)140、多个次方计算程序(或模组)142a至142c与一个时脉追踪决策程序(或模组)144。一第一次方计算程序142a可对上述的第一过滤后相关信号Fca(亦即早期/晚期)进行处理以产生一早期次方信号(亦即P — E信号)。上述的延迟程序140可延迟此第一过滤后相关信号FCa —个片码周期Tc产生一延迟后第一相关信号(亦即DCa信号)。一第二次方计算程序142b可对上述的延迟后第一相关信号DCa进行处理以产生一晚期次方信号(亦即P — L信号)。一第三次方计算程序142c可对上述的第二过滤后相关信号FCb (亦即准时值)进行处理以产生一准时次方信号(亦即P — OT信号)。上述的时脉追踪决策程序144可对上述的早期次方信号P - E、晚期次方信号P — L与准时次方信号P — OT进行处理以产生上述的追踪信号TRKa与一第一时脉误差统计信号(亦即ETa信号)。
[0032]上述的自动频率修正程序132a通常包含一乘法程序(或模组)150、一延迟程序(或模组)152、一结合(conjugation)程序(或模组)154、一加总程序(或模组)156与一计算程序(或模组)158。此延迟程序152可延迟此第二过滤后相关信号FCb (亦即准时值)以产生一延迟信号(亦即D信号)。上述的结合程序154可对此延迟信号D进行一元件(element — wise)结合以产生一中间信号(亦即ID信号)。上述的乘法程序150可将此第二过滤后相关信号FCb乘上此中间信号ID以产生另一个中间信号(亦即G信号)。上述的加总程序156将此中间信号G加总后产生一信号(亦即H信号)。而上述的计算程序158则根据此信号H计算产生出一中间频率误差信号(亦即FERRa信号)。
[0033]可提供上述时脉追踪程序130a与自动频率更正程序132a的一个个体给每一个复式接收机电路134a至134η。所对应的中间频率误差信号FERRa至FERRn以及时脉误差统计信号ETa至ETn可被上述的平均程序160平均以产生一合并频率误差信号(亦即CFERR信号)。一转换程序162可对此合并频率误差信号CFERR进行处理以产生一中间频率误差信号(亦即IFERR信号)，其以百万分之一为单位(ppm)表示频率误差的情况。上述的整合程序164可对此中间频率误差信号IFERR与一系数(亦即SCALE)进行一运算(如相乘方块166)，接着透过一加总程序168以产生上述的参考频率控制信号F — REF — CTL0上述的平均程序160、转换程序162与整合程序164可被视为上述的自动频率更正程序132 (请参考图3)的部分。
[0034]请参考图5所不,其是为一相关器电路136 (136a至136m)的一实作范例的一方块示意图。此相关器电路136通常包含一伪随机数(PN, pseudo—random number)产生电路(或模组)170、一华尔许(Walsh)序列产生电路(或模组)172、一乘法电路(或模组)174、一结合电路(或模组)176、另一乘法电路(或模组)178与一加总电路(或模组)180。此相关器电路136可接收上述的过滤后接收样本FRX，并可产生一相关信号(亦即Cx信号)。此相关信号Cx可为任何一个上述相关信号Ca至Cm。
[0035]上述的乘法电路174可将接收自上述伪随机数产生逻辑电路170与华尔许序列产生电路172的资讯相乘，其乘积可馈入上述的结合电路176。此结合电路176的一输出可经由另一乘法电路178乘以上述的过滤后接收样本FRX。此乘法电路178的乘积可为此加总电路180接收，其可据以产生上述的相关信号Cx。
[0036]请参考图6所示，其是为一次方计算程序142 (如142a至142c)的一实施例的一方块示意图。此次方计算程序142通常包含一逻辑程序(或模组)182与一低通滤波(lowpass filter)程序(或模组)184。此次方计算程序142可接收一过滤后相关信号(诸如I信号)。此相关信号I可直接由上述的有限脉冲回应滤波器114(诸如FCa信号)与/或由上述的延迟程序140 (诸如DCa信号)接收。此次方计算程序142可产生一次方信号(诸如P信号)，其可为任何一个上述的次方信号P — L、P — E与/或P — 0T。
[0037]在实际运作时，可将数个相关器电路136a至136m进行分组，并可视为一复式接收机电路134(诸如134a至134η)。于一复式接收机电路134内的所有相关器电路136a至136m可处理经由某特定单一路径所接收的信号。若有多重路径传播的情况存在，可指定另一复式接收机电路134处理每一条路径所传播的信号。所使用的复式接收机电路134的数量是取决于多重路径的可能性。对蜂巢式码分多址系统而言，可能使用四个复式接收机电路134。亦可实作其他数量的复式接收机电路134以符合某一应用的需求。
[0038]上述的复式接收机电路134以I / Tc速率处理来自上述的模拟数字转换器电路106的部分过滤后接收样本FRX，于一 IS — 2000码分多址系统中，上述的Tc为I / 122880片码每秒。在每个片码中，上述的复式接收机电路134通常自八个过滤后接收样本FRX中择一使用。在每一个复式接收机电路134中，可能有两个或三个相关器电路136特别被用于时脉追踪与自动频率修正程序。此三个相关器电路136可对间隔为Tc / 2的过滤后接收样本FRX进行处理以产生上述的自动频率修正程序132与时脉追踪程序130所使用的早期相关样本、准时相关样本与晚期相关样本。于图4示出的实施例中，上述早期/晚期导引信号相关器电路136a可产生此早期相关样本信号Ca以及上述的延迟程序140利用延迟此过滤后早期相关样本信号FCa以产生上述的晚期相关样本信号DCa，可实作两个相关电路136a 与 136b。
[0039]此时脉追踪程序130通常欲追踪所接收射频信号RF的一载波频率。当此频率被锁定后，于所接收信号中的一导引信号通道可被视为上述准时导引信号相关器电路136b的输出的一常数样本(constant sample)。于此传送器12与接收器10之间的一频率误差通常被视为上述准时导引信号相关器电路136b的输出信号的一相位旋转。上述的平均程序160可平均此相位旋转以减少杂讯。当使用多个复式接收机电路134时，通常会在此些复式接收机电路134中取一权重后的平均值，接着透过除以上述相位旋转估计值所使用的一“延迟“值(delay)，将此权重平均值转换为一频率误差的估计值。上述的转换程序162可将此频率误差除以载波频率后减去一，据以转换成一比例误差值(fractional eiror)。由上述整合程序164所保持的一乘以系数后的比例误差值的总和被提供至上述的电压控制震荡器电路118。将此比例误差值乘以系数是可用于调整此自动频率修正程序132的一时间常数。对此自动频率修正程序132而言，此加总电路180可自每个相关器电路16累积上述的导引信号到512个片码才进行取样。两个先后的样本可透过上述的乘法程序150相乘而结合，接着上述加总程序156可对每48个样本进行平均，以每20毫秒的速率接收机电路134产生一相位旋转统计值。此相位旋转统计值可再被上述的平均程序160进行平均并且由上述的转换程序162转换为一频率比例误差值。通常是令一设定(settling))时间接近400毫秒的前提以选择上述的系数SCALE。
[0040]上述的时脉追踪程序130通常使用每个复式接收机电路134上述早期相关样本、准时值样本与晚期相关样本的次方以每个134产生一时脉追踪决策信号(如信号TRK)。简化实作问题滤波电路184可为一单极(single pole)无限脉冲回应滤波器。此时脉追踪决策信号是基于下列第一方程式所定义的一统计值。
[0041](第一方程式)
[0042]ET = (P-E-P-L) /P-OT
[0043]若ET>R1则太晚，增加+ Tc / 8
[0044]SEIXRl 则太早，增加一Tc / 8
[0045]否则不变
[0046]其中Rl可为一常数0.2035
[0047]通常会累积导引信号超过512个片码，并且由上述的次方计算平均程序142每隔512个片码以2.4千赫兹的频率进行取样。上述的早期相关样本信号P - E、晚期相关信号P-L与准时次方信号P — OT可个别地被一第一次IIR过滤器(诸如上述的低通滤波器电路184)依据以下的第二方程式加以平均计算。
[0048](第二方程式)
[0049]Y [η] = (I — Α1)*χ[η]+Α1*Υ[η — I]
[0050]其中Al可为一常数0.98
[0051]此第一次IIR过滤器通常会产生大约十毫秒之一过滤延迟。上述的时脉追踪决策信号大约可每80毫秒产生一次。
[0052]上述的时脉追踪决策程序144可透过于上述的时脉误差统计信号ET加上一偏倚值至上述的频率误差信号FERR，此频率误差信号FERR是由上述自动频率更正程序132根据此时脉误差的一函数所计算得出。此时脉误差的函数可依据以下第三方程式定义:
[0053](第三方程式)
[0054]FEER = FEER+f (ET)
[0055]一个正的ET值通常表示一样本较晚，而一个负的ET值则表示此样本较早。上述的时脉误差统计信号ET可自具有最强信号路径的复式接收机电路134取得，但亦可使用其他种组合方式。例如上述函数f (ET)的一种实作方式可能依据以下第四方程式:
[0056](第四方程式)
[0057]f ⑴=+ B 若 X>Rf
[0058]— B 若 X〈Rf
[0059]O
[0060]其中上述的Rf可能为一大概为0.003的常数，且上述的常数B可为一定量的频率偏倚值。(假定上述的电压控制震荡器电路输出的频率是与输入值成正比。)
[0061]上述的Rf值通常与此时脉误差统计信号ET的噪讯比值成反比。于一较小时脉误差时，可用较小的Rf值。若此时脉较早，则上述的时脉追踪程序130将可有效地减慢上述的参考时脉信号F - REF,反之若时脉较晚，则此时脉追踪程序130将可有效地加速上述的参考时脉信号F - REF0可调整常数B以便令此参考时脉信号一 REF的更新速度大约比一通常时脉追踪常式时间慢五倍并且保持一频率偏倚值大概小于10赫兹以下。据此，于Tc /8速率左右时可先应用时脉更正，而对于次取样(sub - sample)时脉偏移值〈Tc / 16时，可利用上述的时脉追踪程序130加以补偿。
[0062]于一实施例中，本发明可应用于一 CDMA2000的行动通讯系统。于另一实施例中，本发明可应用于被is - 20001X标准规范的全球通用的第三代码分多址系统。然而，本发明可轻易地实作于其他设计当中。
[0063]于图4至图6所示的方块执行的功能可能利用一传统通用的数字电脑，依据本发明的教导加以程序化后进行实作，已知相关技术者皆可明白。根据本发明的教导，熟矢。相关技术者亦可明白，已知相关技术的程序设计师可准备适当地软件加以实作本发明。
[0064]本发明可实作于特殊应用集成电路(ASIC)、现场可程序闸阵列(FPGA)或连接传统元件电路所形成的一适当网路，如前所述，已知相关技术者可明白上述修改亦适用于本发明的范围。
[0065]本发明亦可包含一电脑产品，其为一储存媒介，其内容包含令一电脑执行根据本发明的一程序的指令。此储存媒介可包含但不限于任何形式的磁盘片，其包含软盘、光盘、唯读光盘、磁光盘、唯读存储器、随机存取存储器、可抹消程序化唯读存储器、电子可抹消程序化唯读存储器、快闪存储器、磁卡或光卡、或任何适合储存电子指令的其他种媒介。
[0066]于本发明所用之词“同时”是用以描述共享同一时间区段的事件，但此词并不代表上述事件必须同时开始、同时结束或持续进行相同长度的时间。
[0067]显然地，依照上面实施例中的描述，本发明可能有许多的修正与差异。因此需要在其附加的权利要求项的范围内加以理解，除了上述详细的描述外，本发明还可以广泛地在其他的实施例中施行。上述仅为本发明的较佳实施例而已，并非用以限定本发明的中请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在下述申请专利范围内。
【权利要求】
1.一种电路,包含: 模拟数字转换器，用于根据由一第一锁相回路所产生的取样期间在接收信号中产生复数个样本以回应参考信号； 相关器排电路，用于根据一追踪信号对所述模拟数字转换器产生的经过滤后的复数个样本进行处理并产生复数个相关信号，所述相关器排电路包括多个复式接收机电路，且每个复式接收机电路包括: 第一相关器电路，对该复数个样本中的第一样本进行处理以作为一早期/晚期导引相关信号， 第二相关器电路，对该第一样本延迟后的信号进行处理以作为一准时导引相关信号； 有限脉冲回应滤波器电路，接收所述复数个相关信号以产生复数个过滤后相关信号； 处理器电路，包括: 多个时脉追踪程序，与每个复式接收机电路对应，用于根据过滤后的早期/晚期导引相关信号和过滤后的准时导引相关信号产生所述追踪信号和时脉误差统计信号，并将所述追踪信号发送回所述复式接收机电路，所述时脉追踪程序包括: 延迟程序，用于将该过滤后的早期/晚期导引相关信号延迟以产生一延迟后相关信号; 多个次方计算程序，所述多个次方计算程序中的第一次方计算程序处理所述过滤后的早期/晚期导引相关信号以 产生一早期次方信号，所述多个次方计算程序中的第二次方计算程序处理所述延迟后相关信号产生一晚期次方信号，且所述多个次方计算程序中的第三次方计算程序处理所述过滤后的准时导引相关信号以产生一准时次方信号； 时脉追踪决策程序，处理所述早期次方信号、所述晚期次方信号和所述准时次方信号以产生所述追踪信号和所述时脉误差统计信号； 多个自动频率修正程序，与每个复式接收机电路对应，用于对所述过滤后的准时导引相关信号进行处理以产生相对应的中间频率误差信号； 平均程序，用于所述多个时脉追踪程序的多个时脉误差统计信号和所述多个自动频率修正程序的多个中间频率误差信号进行平均以产生一合并频率误差信号； 转换程序，用于对所述合并频率误差信号进行处理以产生转换后中间频率误差信号；以及 整合程序，用于对所述转换后中间频率误差信号进行加权和加总以产生参考频率控制信号。
2.如权利要求1所述的电路，其特征在于，其中还包含一参考震荡器以产生可由所述参考频率控制信号控制的所述参考信号。
3.如权利要求1所述的电路，其特征在于，所述处理器电路还包括根据所述时脉误差统计信号向所述中间频率误差信号加入一偏移值用于最小化所述时脉误差统计信号。
4.如权利要求3所述的电路，其特征在于，所述处理器电路将所述时脉误差统计信号与一固定值进行比较，以通过增加或减少一定量的偏移值来调整所述中间频率误差信号。
5.如权利要求1所述的电路，其特征在于，当所述时脉误差统计信号小于取样期间的二分之一时，所述处理器电路将所述过滤后的准时导引相关信号作为调整时脉的理想样本。
6.如权利要求1所述的电路，其特征在于，所述接收信号包含一码分多址信号。
7.一种方法，包含: 根据由一第一锁相回路所产生的取样期间在接收信号中产生复数个样本以回应参考信号; 用于根据追踪信号对所产生的经过滤后的复数个样本进行处理并产生复数个相关信号，其中，对该复数个样本中的第一样本进行处理以作为一早期/晚期导引相关信号，且对该第一样本延迟后的信号进行处理以作为一准时导引相关信号； 接收所述复数个相关信号以产生复数个过滤后相关信号，所述复数个过滤后相关信号包括复数个过滤后的早期/晚期导引相关信号和复数个过滤后的准时导引相关信号； 根据所述复数个过滤后的早期/晚期导引相关信号和所述复数个过滤后的准时导引相关信号产生复数个追踪信号和复数个时脉误差统计信号，具体包括: 将该过滤后的早期/晚期导引相关信号延迟以产生一延迟后相关信号； 处理所述过滤后的早期/晚期导引相关信号以产生一早期次方信号，处理所述延迟后相关信号产生一晚期次方信号，且处理所述过滤后的准时导引相关信号以产生一准时次方信号; 处理所述早期次方信号、所述晚期次方信号和所述准时次方信号以产生所述追踪信号和所述时脉误差统计信号； 对所述复数个过滤后的准时导引相关信号进行处理以产生复数个中间频率误差信号，具体包括: 对所述多个时脉误差统计信号和所述多个中间频率误差信号进行平均以产生一合并频率误差信号； 对所述合并频率误差信号进行处理以产生转换后中间频率误差信号；以及 对所述转换后中间频率误差信号进行加权和加总以产生参考频率控制信号。
8.如权利要求7所述的信号处理方法，其特征在于，还包含: 以所述参考频率控制信号控制所述参考信号。
9.如权利要求7所述的信号处理方法，其特征在于，根据所述时脉误差统计信号向所述中间频率误差信号加入一偏移值用于减少所述时脉误差统计信号。
10.如权利要求7所述的信号处理方法，其特征在于，将所述时脉误差统计信号与一固定值进行比较，以通过增加或减少一定量的偏移值来调整所述转换后中间频率误差信号。
11.如权利要求7所述的信号处理方法，其特征在于，当所述时脉误差统计信号小于该取样期间的二分之一时，将该过滤后的准时导引相关信号作为调整时脉的理想样本。
12.如权利要求7所述的信号处理方法，其特征在于，所述接收信号包含一码分多址信号。
【文档编号】H04L27/00GK103795374SQ201410085757
【公开日】2014年5月14日 申请日期:2005年4月7日 优先权日:2004年9月27日
【发明者】魏俊雄 申请人:开曼群岛威睿电通股份有限公司