一种收发组件自动测试设备的制作方法
【专利摘要】本发明涉及一种收发组件自动测试设备，属大平面阵列天线收发组件生产线测试设备【技术领域】。它由DDS信号源、混频组件、信号转换板、控制板、计算机等构成。其特点是：DDS信号源的两个变频器分别与混频组件的上混频器和下混频器连接，下混频器的输出端与信号转换板连接，信号转换板输出端与控制板输入端连接，控制板通过网络接口连接计算机。实现一键测量全部指标，自动切换频点及电子开关，无需人工连接电缆，可实时保存测试结果再次使用。所有测量结果可自动生成电子报表，无需人工记录，避免出错，减少测试仪使用量。信号转换板可直接采样各通道的信号幅度、相位等，测试多组收发组件只需一周校准一次仪器，工作稳定性好。
【专利说明】一种收发组件自动测试设备
【技术领域】
[0001]本发明涉及一种收发组件自动测试设备，属大平面阵列天线收发组件生产线测试设备【技术领域】。
【背景技术】
[0002]收发组件是大平面阵列天线不可或缺的重要部件，收发组件的质量直接关系到大平面阵列天线工作性能的好坏。因此，对成百上千个收发组件一一进行测试，是生产企业必须完成的工作。在传统的测试方案中，每次检测单个收发组件时，需要动用矢量网络分析仪、功率计、信号源、示波器等多部仪表；且由于收发组件在不同频率具有不同的特性，故每切换一个频率，先要通过手动设置、校准好各仪表的参数，测得结果后，又要通过人工计算出对应的修正数据，然后将修正数据经收发组件的固定接口输入方能对其进行调整。这种方式使得前期准备工作量大，测试、校正过程极为繁琐。实际工作中，为了测试一个收发组件，需要购置大量仪表、及仪表与收发组件间的接口电缆和连接器，操作很不方便，维护亦很困难，增加制作成本，严重影响大批量、高质量、高效率生产收发组件的需求。
【发明内容】
[0003]本发明的目的在于，提供一种可通过计算机一键切换频点，测试与计算修正值可同步进行，并能快速存储、及时输入和修正误差，大大减少人为干预及仪器校准次数，采用标准化接口，实现高效率、大批量、高质量的准确检测和修正，解决现有技术每次测试前和测试后必须人工对多部仪器逐个设置校准参数，及必须手动计算和输入完成误差修正，操作、维护麻烦，增加制作成本问题，操作和维护简单方便，使用寿命长，有效降低制作成本的收发组件自动测试设备。
[0004]本发明是通过如下的技术方案来实现上述目的的
该收发组件自动测试设备由DDS信号源、混频组件、信号转换板、控制板、计算机、定向耦合器WO?W4、电子开关SI?S5、衰减器构成，其特征在于:DDS信号源包括50?90MHz变频器、60?IOOMHz变频器、16MHz中频信道，其分别通过低通滤波器与混频组件连接；DDS信号源的控制信号输入端连接至控制板的控制信号输出端Vdds ；
混频组件包括一个上混频器U1、三个下混频器U2?U4、360MHz本振发生器、中频带通滤波器/中频放大器、射频带通滤波器/射频放大器；上混频器Ul和下混频器U2?U4的本振信号端VO并联连接360MHz本振发生器；下混频器U2?U4的信号输入端V2与DDS信号源的60?IOOMHz变频信号输出端并联连接；上混频器Ul的信号输入端通过中频带通滤波器/中频放大器与DDS信号源的50?90MHz变频信号输出端连接，产生410MHz?450 MHz射频信号；上混频器Ul的信号输出端通过射频带通滤波器/射频放大器连接至定向耦合器W0，定向耦合器WO通过馈线与下混频器U2的射频信号输入端Vl连接，通过上混频产生10 MHz中频基准信号；下混频器U3和下混频器U4的信号输入端V2与DDS信号源的60?IOOMHz变频信号输出端并联连接，分别通过下混频产生10 MHz中频发射信号、10MHz中频接收信号；定向耦合器WO通过电子开关SI和电子开关S5分别与校准/激励信号端和外置测量仪器连接；校准/激励信号端与收发组件连接；电子开关SI?S5的控制端通过导线并联连接控制板的控制信号输出端，电子开关S4?S5串联连接；电子开关S4通过四个衰减器与定向耦合器Wl?W4并联连接，并通过定向耦合器Wl?W4与收发组件并联连接；电子开关S2与收发组件的接收信号输出端连接；电子开关S3与定向耦合器Wl?W4的入射信号输出端连接；
下混频器U2?U4的10 MHz中频基准信号、10 MHz中频发射信号和10 MHz中频接收信号输出端分别与信号转换板的输入端连接，信号转换板的时钟信号端与DDS信号源的16MHz时钟信号输出端连接；信号转换板的采样信号输出端与控制板的输入端连接；控制板的控制信号输出端与DDS信号源的控制信号输入端连接；控制板通过RJ45接口连接计算机；控制板通过RS422信号转换芯片连接收发组件。
[0005]所述信号转换板包括A/D转换电路、A/D时钟转换电路、FPGA可编程逻辑门阵列芯片、五个BMA-JFD5G连接器、一个CJ19T50WJ连接器、一个DAF15SLS连接器；A/D转换电路的输入端通过BMA-JFD5G连接器分别与混频组件的三个下混频器U2?U4的基准、发射、接收中频信号输出端连接，备份中频信号接口空置；A/D转换电路的输出端连接至FPGA可编程逻辑门阵列芯片；16MHz时钟信号通过BMA-JFD5G连接器与A/D时钟转换电路的输入端连接，A/D时钟转换电路的输出端连接至FPGA可编程逻辑门阵列芯片；FPGA可编程逻辑门阵列芯片的输出端一路通过D/A转换电路连接测试口，另一路通过CJ19T50WJ连接器与控制板的输入端连接；FPGA可编程逻辑门阵列芯片连接有DAF15SLS测试插座。
[0006]所述控制板包括FPGA可编程逻辑门阵列芯片、H)S210接口、LAN网络接口、RJ45通讯接口、EPCS存储器、SDRAM存储器、RS422信号转换芯片、TTL芯片、DB15测试接口、RS232、USB下载接口 ；FPGA可编程逻辑门阵列芯片的SPI信号、DDS控制信号、时钟信号和A/D控制信号端通过TOS210接口与信号转换板的输出端连接；通过LAN网络接口和RJ45通讯接口连接计算机；通过RS422信号转换芯片连接收发组件；通过TTL芯片与电子开关SI?S5连接；通过RS232连接DB15测试接口 ；通过USB下载接口连接软件烧写设备；FPGA可编程逻辑门阵列芯片安装有EPCS存储器和SDRAM存储器。
[0007]本发明与现有技术相比的有益效果在于
该收发组件自动测试设备通过DDS信号源、混频组件、信号转换板、控制板和计算机，实现一键测量全部指标，自动切换频点及电子开关，在不同通道测试时，无需人工切换连接电缆，测试中遇突发情况可暂停测试，实时保存结果，利于再次导入使用。所有测量结果可自动生成电子报表，无需人工记录，节省人力资源，避免出错，同时大大减少测试仪表使用量，节约了成本。能提供比仪表更好的信号源，各通道可独立滤波、放大，信号幅度与相位、脉冲包络等可通过A/D信号转换板直接采样，且无论测试多少收发组件，均只需一周校准一次，工作稳定性好。由于无需人工测量幅相频率特性、计算修正值、连接和输送数据，有效避免人工干预造成的事故，因此测试、修改误差全程更快速、准确。操作简单方便。很好地解决了现有技术每次测试前和测试后必须人工对多部仪器逐个设置校准参数，及必须手动计算和输入完成误差修正，操作、维护麻烦，增加制作成本的问题。
【专利附图】
【附图说明】[0008]附图1为一种收发组件自动测试设备的整体结构示意图；
附图2为一种收发组件自动测试设备的信号转换板的工作原理示意图；
附图3为一种收发组件自动测试设备的控制板的工作原理示意图；
附图4为一种收发组件自动测试设备的混频组件的工作原理示意图。
[0009]图中:1、DDS信号源，2、混频组件，3、信号转换板，4、控制板，5、计算机，6、校准/激励信号端，7、外置测量仪器，8、收发组件，9、自测口。
【具体实施方式】
[0010]下面结合附图对本发明的实施方式进行详细描述:
该收发组件自动测试设备由DDS信号源1、混频组件2、信号转换板3、控制板4、计算机5、定向耦合器WO?W4、电子开关SI?S5、衰减器构成，其特征在于:DDS信号源I包括50?90MHz变频器、60?IOOMHz变频器、16MHz中频信道，其三者分别通过低通滤波器与混频组件2连接；DDS信号源I的控制信号输入端连接至控制板4的控制信号输出端Vdds ；混频组件2包括一个上混频器U1、三个下混频器U2?U4、360MHz本振发生器、中频带通滤波器/中频放大器、射频带通滤波器/射频放大器；上混频器Ul和下混频器U2?U4的本振信号端VO并联连接360MHz本振发生器；下混频器U2?U4的信号输入端V2与DDS信号源I的60?IOOMHz变频信号输出端并联连接；上混频器Ul的信号输入端通过中频带通滤波器/中频放大器与DDS信号源I的50?90MHz变频信号输出端连接，产生410MHz?450 MHz射频信号；上混频器Ul的信号输出端通过射频带通滤波器/射频放大器连接至定向耦合器W0，定向耦合器WO通过馈线与下混频器U2的射频信号输入端Vl连接，通过上混频产生10 MHz中频基准信号；下混频器U3和下混频器U4的信号输入端V2与DDS信号源I的60?IOOMHz变频信号输出端并联连接，分别通过下混频产生10 MHz中频发射信号、10MHz中频接收信号；定向耦合器WO通过电子开关SI和电子开关S5分别与校准/激励信号端6和外置测量仪器7连接；校准/激励信号端6与收发组件8连接；电子开关SI?S5的控制端通过导线并联连接控制板4的控制信号输出端，电子开关S4?S5串联连接；电子开关S4通过四个衰减器与定向耦合器Wl?W4并联连接，并通过定向耦合器Wl?W4与收发组件8并联连接；电子开关S2与收发组件8的接收信号输出端连接；电子开关S3与定向耦合器Wl?W4的入射信号输出端连接；
下混频器U2?U4的10 MHz中频基准信号、10 MHz中频发射信号和10 MHz中频接收信号输出端分别与信号转换板3的输入端连接，信号转换板3的时钟信号端与DDS信号源I的16MHz时钟信号输出端连接；信号转换板3的采样信号输出端与控制板4的输入端连接；控制板4的控制信号输出端Vdds与DDS信号源I的控制信号输入端连接；控制板4通过RJ45接口连接计算机5 ;控制板4通过RS422信号转换芯片连接收发组件8。
[0011 ] 所述信号转换板3包括A/D转换电路、A/D时钟转换电路、FPGA可编程逻辑门阵列芯片、五个BMA-JFD5G连接器、一个CJ19T50WJ连接器、一个DAF15SLS连接器；A/D转换电路的输入端通过BMA-JFD5G连接器分别与混频组件2的三个下混频器U2?U4的基准、发射、接收中频信号输出端连接，备份中频信号接口空置；A/D转换电路的输出端连接至FPGA可编程逻辑门阵列芯片；16MHz时钟信号通过BMA-JFD5G连接器与A/D时钟转换电路的输入端连接，A/D时钟转换电路的输出端连接至FPGA可编程逻辑门阵列芯片；FPGA可编程逻辑门阵列芯片的输出端一路通过D/A转换电路连接测试口，产生自检测试信号，另一路通过CJ19T50WJ连接器与控制板4的输入端连接；FPGA可编程逻辑门阵列芯片连接有DAF15SLS测试插座。
[0012]所述控制板4包括FPGA可编程逻辑门阵列芯片、PDS210接口、LAN网络接口、RJ45通讯接口、EPCS存储器、SDRAM存储器、RS422信号转换芯片、TTL芯片、DB15测试接口、RS232、USB下载接口 ；FPGA可编程逻辑门阵列芯片的SPI信号、DDS控制信号、时钟信号和A/D控制信号端通过TOS210接口与信号转换板3的输出端连接；通过LAN网络接口和RJ45通讯接口连接计算机5 ;通过RS422信号转换芯片连接收发组件8 ;通过TTL芯片与电子开关SI?S5连接；通过RS232连接DB15测试接口 ；通过USB下载接口连接软件烧写设备；FPGA可编程逻辑门阵列芯片安装有EPCS存储器和SDRAM存储器。(参见附图1?4)
该收发组件自动测试设备的DDS信号源I的核心器件为AD9959，该器件具备四个独立的有源输出通道，可通过串行控制接口控制该器件产生不同频率的中频信号，可独立进行频率、相位、幅度控制，信道隔离度大于65dB，具有线性频率相位幅度扫描能力及16电平频率相位幅度调制能力。带有四个可编程满量程电流独立的DAC音频模/数转换器，最高输出频率可达200MHz。工作时由DDS产生两路变频信号，分别为50MHz?90MHz和60MHz?IOOMHz，这两路信号经低通滤波器后分别送至混频组件2。
[0013]混频组件2包括一个上混频器U1、三个下混频器U2?U4、360MHz本振发生器、中频带通滤波器/中频放大器、射频带通滤波器/射频放大器；其中上混频器主要用来产生410MHz?450 MHz射频信号。下混频器U2用于将通过定向耦合器WO输入的410MHz?450MHz射频信号与60MHz?100 MHz变频器信号、360MHz本振信号下混频为IOMH中频基准信号。下混频器U3?U4用于将经过收发组件8的410MHz?450 MHz射频信号与60MHz?100 MHz变频器信号、360MHz本振信号下混频为IOMH中频发射、接收采样信号。射频带通滤波器/射频放大器用于对410MHz?450 MHz射频信号进行滤波和放大。中频带通滤波器/中频放大器用于对50MHz?90MHz中频信号进行滤波和放大。
[0014]混频组件2的作用主要有三点:
a、是将DDS信号源I产生的50MHz?90MHz变频信号与360MHz固定本振信号经上变频后通过带通滤波器产生频率为410MHz?450 MHz、信号幅度为IOdBm的基准激励信号。
[0015]b、是将频率为410MHz?450 MHz的射频信号与DDS信号源I产生的60?IOOMHz的变频信号与360MHz固定本振信号和被测射频信号一起进行下混频，产生IOMHz的中频信号输送至信号转换板3进行采样，该中频信号的幅度(峰-峰值)应小于2V。该中频信号包括被测的发射信号和被测的接收信号。
[0016]定向耦合器WO?W4用于分离信号的入、反射信号，根据测量的需要，将激励信号输入后产生的入、反射信号传送至指定的测量接口。
[0017]电子开关SI?S5负责切换通道，收发组件8有多个通道，测试时由于传输数据量很大，只能单个周期测量一个通道的数据，不同通道之间的切换就需要计算机5根据当前测量的通道切换电子开关SI?S5，同时，发射与接收测量的信号通道也不一样，也需要计算机5根据当前选定的测量条件发送切换指令，由控制板4解码后通过TTL芯片信号切换电子开关SI?S5，指定信号的走向。
[0018]衰减器用于对激励信号进行衰减，因为收发组件8接收通道能够接收信号的幅度较小，混频组件2出来的信号通过电子开关SI?S5后还需要经过一级衰减才能送到收发组件8进行测试，以避免损坏收发组件8的接收通道。
[0019]信号转换板3通过A/D转换电路将输入的中频信号转换为14位数字信号，再通过LVDS输出接口将低压差分信号电平数据发送到控制板4。采用LVDS输出接口传输数据，可实现数据的高速率、低噪声、远距离、高准确度的传输。信号转换板3—共有五个BMA-JFD5G连接器，分别接入基准中频信号、发射中频信号、接收中频信号、备份中频信号及16MHz时钟信号；一个CJ19T50WJ连接器上连接有28对电平形式为LVDS的输出信号和5V数字电源。一个DAF15SLS连接器为测试插座，正常时不用。
[0020]控制板4采用型号为EP2S60F672I4N的FPGA可编程逻辑门阵列芯片作为终端数据采集模块，完成对数据存储电路、DDS信号源1、A/D信号转换板3的信号采集、网络通讯配置和逻辑控制，以及各种触发控制。
[0021]电源:通过连接器CJ19T50WJ接入数字电源，为DDS信号源1、混频组件2、信号转换板3、控制板4等提供5V或28V工作电压。
[0022]该收发组件自动测试设备的工作过程如下:
测试时，首先通过计算机5将收发组件8置于发射或者接收测试状态，计算机5通过网络发送指令，控制板4收到指令后解码成RS422信号转发给收发组件8。
[0023]发射测量时，切换电子开关SI和S5到发射通路，切换电子开关S3选择被测试的收发组件8的某一路；接收状态时，切换电子开关SI和S5到接收通路，切换电子开关S2、S4选择被测试的收发组件8的某一路，并选定一频率点，由控制板4控制DDS信号产生三个中频信号 50MHz ?90MHz、60MHz ?100MHz、16MHz。
[0024]50MHz?90MHz中频信号与360MHz的固定本振经上混频、滤波、放大后产生激励信号，激励信号经过定向耦合器W0，产生一个信号到下混频组件U2，与60MHz?100MHz、360MHz的固定本振信号一起经下混频产生IOMHz中频信号，并将该信号输送至信号转换板3基准采样接口，经采样、数字滤波后送I/Q信号至控制板4，控制板4将收到的I/Q信号转换成数据，通过网络传输至计算机5。
[0025]收发组件8发射部分测量时，50MHz?90MHz中频信号与360MHz的固定本振经上混频、滤波、放大后产生激励信号410MHz?450 MHz，激励信号经过定向耦合器WO和电子开关SI后送至收发组件8的激励输入端口，经收发组件8内部放大器放大至200W，再将收发组件8放大后的四路激励信号送至测试设备功率输入端口即定向耦合器Wl?W4，取定向耦合器Wl?W4四路入射信号送至S3，根据当前选择的被测试的收发组件8的通道送收发组件8其中一路入射信号到下混频组件U4，与60MHz?100MHz、360MHz的固定本振一起经下混频至IOMHz中频信号，并将该信号送信号转换板3发射采样接口，经采样、数字滤波后送I/Q信号至控制板4，控制板4将收到的I/Q信号转换成数据，通过网络传输至计算机5，计算机5将收到的数据与基准测量的数据比较、处理后得到幅度、相位、脉冲波形前后沿、顶降等各项发射指标。
[0026]通过计算机5界面可控制S3切换被测试的收发组件8的通道，通过计算机5界面频点选择框控制DDS更换频点。自动测试时，选定收发组件8的某一路测试通道，可自动切换频点，一键完成所有频点下的各项发射指标测量。
[0027]收发组件8接收部分测量时，50MHz?90MHz中频信号与360MHz的固定本振经上混频、滤波、放大后产生激励信号410MHz?450 MHz，激励信号经过定向耦合器WO和电子开关S1、S5后至电子开关S4，由选定的收发组件8的通道切换激励信号到该通道，经过衰减器和定向耦合器后送至收发组件8，在收发组件8内部经宽带放大器后送至测试设备的前端输入接口即电子开关S2，根据当前选择的被测试的收发组件8的通道送收发组件8其中一路信号到下混频器U3，与60MHz?100MHz、360MHz的固定本振一起经下混频产生IOMHz中频信号，并将该信号送信号转换板3的接收采样接口，经采样、数字滤波后送I/Q信号至控制板4，控制板4将收到的I/Q信号转换成数据，通过网络传输至计算机5，计算机5将收到的数据与基准测量的数据比较、处理后得到增益、相位等各项接收指标；处理后得到幅度、相位、脉冲波形前后沿、顶降等各项发射指标。
[0028]通过计算机5界面控制电子开关S2、S4，切换被测试的收发组件8的通道，通过计算机5界面频点选择框控制DDS更换频点。自动测试时，选定收发组件8的某一路测试通道，可自动切换频点，一键完成所有频点下的各项接收指标测量。
[0029]以上所述只是该发明的【具体实施方式】，上述举例说明不对本发明的实质内容构成限制，所属【技术领域】的普通技术人员在阅读了本说明书后可以对上述的【具体实施方式】做修改或变形，而不背离本发明的实质和范围。
【权利要求】
1.一种收发组件自动测试设备，它由DDS信号源(I)、混频组件(2)、信号转换板(3)、控制板(4)、计算机(5)、定向稱合器WO~W4、电子开关SI~S5、衰减器构成,其特征在于:DDS信号源(I)包括50~90MHz变频器、60~IOOMHz变频器、16MHz中频信道，其分别通过低通滤波器与混频组件(2)连接；DDS信号源(I)的控制信号输入端连接至控制板(4)的控制信号输出端Vdds ； 混频组件(2)包括一个上混频器U1、三个下混频器U2~U4、360MHz本振发生器、中频带通滤波器/中频放大器、射频带通滤波器/射频放大器；上混频器Ul和下混频器U2~U4的本振信号端VO并联连接360MHz本振发生器；下混频器U2~U4的信号输入端V2与DDS信号源I的60~IOOMHz变频信号输出端并联连接；上混频器Ul的信号输入端通过中频带通滤波器/中频放大器与DDS信号源I的50~90MHz变频信号输出端连接，产生410MHz~450 MHz射频信号；上混频器Ul的信号输出端通过射频带通滤波器/射频放大器连接至定向耦合器W0，定向耦合器WO通过馈线与下混频器U2的射频信号输入端Vl连接，通过上混频产生10 MHz中频基准信号；下混频器U3和下混频器U4的信号输入端V2与DDS信号源I的60~IOOMHz变频信号输出端并联连接，分别通过下混频产生10 MHz中频发射信号、10 MHz中频接收信号；定向耦合器WO通过电子开关SI和电子开关S5分别与校准/激励信号端(6)和外置测量仪器(7)连接；校准/激励信号端(6)与收发组件(8)连接；电子开关SI~S5的控制端通过导线并联连接控制板(4)的控制信号输出端，电子开关S4~S5串联连接；电子开关S4通过四个衰减器与定向耦合器Wl~W4并联连接，并通过定向耦合器Wl~W4与收发组件(8)并联连接；电子开关S2与收发组件(8)的接收信号输出端连接；电子开关S3与定向耦合器Wl~W4的入射信号输出端连接； 下混频器U2~U4的10 MHz中频基准信号、10 MHz中频发射信号和10 MHz中频接收信号输出端分别与信号转换板(3)的输入端连接，信号转换板(3)的时钟信号端与DDS信号源(I)的16MHz时钟信号输出端连接；信号转换板(3)的采样信号输出端与控制板(4)的输入端连接；控制板(4)的控制信号输出端与DDS信号源(I)的控制信号输入端连接；控制板(4)通过RJ45接口连接计算机(5);控制板(4)通过RS422信号转换芯片连接收发组件(8)。
2.根据权利要求1所述的一种收发组件自动测试设备，其特征在于:所述的信号转换板(3)包括A/D转换电路、A/D时钟转换电路、FPGA可编程逻辑门阵列芯片、五个BMA-JFD5G连接器、一个CJ19T50WJ连接器、一个DAF15SLS连接器；A/D转换电路的输入端通过BMA-JFD5G连接器分别与混频组件(2)的三个下混频器U2~U4的基准、发射、接收中频信号输出端连接，备份中频信号接口空置；A/D转换电路的输出端连接至FPGA可编程逻辑门阵列芯片；16MHz时钟信号通过BMA-JFD5G连接器与A/D时钟转换电路的输入端连接，A/D时钟转换电路的输出端连接至FPGA可编程逻辑门阵列芯片；FPGA可编程逻辑门阵列芯片的输出端一路通过D/A转换电路连接自测口(9)，另一路通过CJ19T50WJ连接器与控制板(4)的输入端连接；FPGA可编程逻辑门阵列芯片连接有DAF15SLS测试插座。
3.根据权利要求1所述的一种收发组件自动测试设备，其特征在于:所述的控制板(4)包括FPGA可编程逻辑门阵列芯片、PDS210接口、LAN网络接口、RJ45通讯接口、EPCS存储器、SDRAM存储器、RS422信号转换芯片、TTL芯片、DB15测试接口、RS232、USB下载接口 ；FPGA可编程逻辑门阵列芯片的SPI信号、DDS控制信号、时钟信号和A/D控制信号端通过roS210接口与信号转换板(3)的输出端连接；通过LAN网络接口和RJ45通讯接口连接计算机(5);通过RS422信号转换芯片连接收发组件(8);通过TTL芯片与电子开关SI~S5连接；通过RS232连接DB15测试接口 ；通过USB下载接口连接软件烧写设备；FPGA可编程逻辑门阵列芯片安装有EP CS存储器和SDRAM存储器。
【文档编号】H04B17/00GK103840899SQ201410090054
【公开日】2014年6月4日 申请日期:2014年3月12日 优先权日:2014年3月12日
【发明者】杨柳 申请人:荆州市南湖机械总厂