一种降低本振信号干扰的抑制电路以及收发的制造方法
【专利摘要】本发明提供了一种降低本振信号干扰的抑制电路以及收发机，包括：振荡器、分频电路以及混频器。其中，振荡器的工作频率为N倍载波频率，N为大于1的奇数。分频电路与所述振荡器相连，将所述振荡器的输出信号转换成预设工作频率的本振信号。混频器与所述分频电路相连，将所述本振信号依次与同相信号以及正交信号进行混频。由于采用奇数分频，能够降低谐波干扰，同时能使振荡器工作在较高的工作频率，使得片上电感值减小，电路占用面积小。
【专利说明】一种降低本振信号干扰的抑制电路以及收发机
【技术领域】
[0001]本发明涉及电子电路【技术领域】，更具体的说，是涉及一种降低本振信号干扰的抑制电路以及收发机。
【背景技术】
[0002]目前，在射频收发机采用低中频或者零中频结构时，通常设定其工作频率与载波频率相同，在这种情况下，由于功放的输出功率较大(如20dBm以上)，则会发生耦合现象，通常称之为LO pulling (本振干扰)，即本振的工作频率会被锁定在功放的工作频率。而本领域技术人员所公知:载波会影响本振信号的工作频率，如图1所示，即使是很小的耦合都会对本振信号的产生较大的影响。
[0003]传统的解决方案是让振荡器工作在两倍射频频率，然后以通过二分频电路，分频后形成实际输入的本振信号，之后本振信号再与载波混频，实现射频信号的收发功能。具体的，如图2所示，此时本振信号的工作频率为2 ω c，载波频率为ω c，功放对本振信号的牵引能力降低，从而减少稱合干扰。但即使本振信号的工作频率为2 ω c, LO pulling的抑制作用仍较差，并且当振荡器的工作频率比较低时，片上电感值比较大，芯片面积也比较大。
【发明内容】
[0004]有鉴于此，本发明提供了一种降低本振信号干扰的抑制电路以及收发机，以克服现有技术中功放对本振信号干扰、电路占用面积大的问题。
[0005]为实现上述目的，本发明提供如下技术方案:
[0006]—种降低本振信号干扰的抑制电路，包括:
[0007]工作频率为N倍载波频率的振荡器，N为大于I的奇数；
[0008]与所述振荡器相连，将所述振荡器的输出信号转换成预设工作频率的本振信号的分频电路；
[0009]与所述分频电路相连，将所述本振信号依次与同相信号以及正交信号进行混频的混频器。
[0010]优选的，所述分频电路为三分频电路。
[0011]优选的，所述三分频电路包括三个分频模块，每个所述分频模块包括:第一电阻、第二电阻、第三电阻、第四电阻、第一电流镜、第二电流镜、第三电流镜、第四电流镜、第一MOS管、第二 MOS管、第三MOS管以及第四MOS管；
[0012]所述第一电阻的第一端分别与所述第二电阻的第一端、所述第三电阻的第一端以及所述第四电阻的第一端相连；
[0013]所述第一电流镜的第一输入端分别与所述第一电阻的第二端、所述第二电流镜的第一输入端以及所述第三MOS管的控制端相连，所述第一电流镜的第二输入端分别与所述第二电阻的第二端、所述第二电流镜的第二输入端以及所述第四MOS管的控制端相连，所述第一电流镜的输出端与所述第一 MOS管的输入端相连，所述第一 MOS管的第二端分别与所述第二 MOS管的第二端、第三MOS管的第二端以及第四MOS管的第二端相连；
[0014]所述第三电流镜的第一输入端分别与所述第三电阻的第二端、所述第四电流镜的第一控制端以及所述第四电流镜的第二输入端相连，且其公共连接端作为所述分频模块的
第一输出端；
[0015]所述第三电流镜的第二输入端分别与所述第四电阻的第二端、所述第四电流镜的第一输入端以及所述第四电流镜的第二控制端相连，其公共连接端作为所述分频模块的第
二输出端；
[0016]所述第三电流镜的输出端与所述第三MOS管的输入端相连，所述第四电流镜的输出端通过所述第四MOS管接地。
[0017]优选的，所述第一 MOS管、第二 MOS管、第三MOS管以及第四MOS管均为N型MOS管。
[0018]—种收发机，包括任意一项上述的降低本振信号干扰的抑制电路。
[0019]经由上述的技术方案可知，与现有技术相比，本发明提供了一种降低本振信号干扰的抑制电路，包括:振荡器、分频电路以及混频器。其中，振荡器的工作频率为N倍载波频率，N为大于I的奇数。分频电路与所述振荡器相连，将所述振荡器的输出信号转换成预设工作频率的本振信号。混频器与所述分频电路相连，将所述本振信号依次与同相信号以及正交信号进行混频。由于采用奇数分频，能够降低谐波干扰，同时能使振荡器工作在较高的工作频率，使得片上电感值减小，电路占用面积小。
【专利附图】
【附图说明】
[0020]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0021]图1为现有技术中本振干扰产生的原理示意图；
[0022]图2为现有技术中通过二分频电路降低本振干扰的原理示意图；
[0023]图3为本发明实施例提供的一种降低本振信号干扰的抑制电路的原理示意图；
[0024]图4为本发明实施例提供的三分频电路的连接关系图；
[0025]图5为本发明实施例提供的分频模块的具体电路结构图。
【具体实施方式】
[0026]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0027]本发明提供了一种降低本振信号干扰的抑制电路，包括:振荡器、分频电路以及混频器。其中，振荡器的工作频率为N倍载波频率，N为大于I的奇数。分频电路与所述振荡器相连，将所述振荡器的输出信号转换成预设工作频率的本振信号。混频器与所述分频电路相连，将所述本振信号依次与同相信号以及正交信号进行混频。由于采用奇数分频，能够降低谐波干扰，同时能使振荡器工作在较高的工作频率，使得片上电感值减小，电路占用面积小。
[0028]请参阅附图3，为本发明实施例提供的一种降低本振信号干扰的抑制电路的原理示意图，包括:振荡器、分频电路以及混频器。
[0029]其中，振荡器的工作频率为N倍载波频率，N为大于I的奇数。分频电路与所述振荡器相连，将所述振荡器的输出信号转换成预设工作频率的本振信号。混频器与所述分频电路相连，将所述本振信号依次与同相信号以及正交信号进行混频。
[0030]优选的，所述分频电路为三分频电路。[0031]优选的，如图4和图5所示，三分频电路包括三个分频模块，每个所述分频模块包括:第一电阻、第二电阻、第三电阻、第四电阻、第一电流镜、第二电流镜、第三电流镜、第四电流镜、第一 MOS管、第二 MOS管、第三MOS管以及第四MOS管；
[0032]所述第一电阻的第一端分别与所述第二电阻的第一端、所述第三电阻的第一端以及所述第四电阻的第一端相连；
[0033]所述第一电流镜的第一输入端分别与所述第一电阻的第二端、所述第二电流镜的第一输入端以及所述第三MOS管的控制端相连，所述第一电流镜的第二输入端分别与所述第二电阻的第二端、所述第二电流镜的第二输入端以及所述第四MOS管的控制端相连，所述第一电流镜的输出端与所述第一 MOS管的输入端相连，所述第一 MOS管的第二端分别与所述第二 MOS管的第二端、第三MOS管的第二端以及第四MOS管的第二端相连；
[0034]所述第三电流镜的第一输入端分别与所述第三电阻的第二端、所述第四电流镜的第一控制端以及所述第四电流镜的第二输入端相连，且其公共连接端作为所述分频模块的第一输出端；
[0035]所述第三电流镜的第二输入端分别与所述第四电阻的第二端、所述第四电流镜的第一输入端以及所述第四电流镜的第二控制端相连，其公共连接端作为所述分频模块的第
二输出端；
[0036]所述第三电流镜的输出端与所述第三MOS管的输入端相连，所述第四电流镜的输出端通过所述第四MOS管接地。
[0037]优选的，所述第一 MOS管、第二 MOS管、第三MOS管以及第四MOS管均为N型MOS管。
[0038]结合上述具体的连接关系，本实施例提供的一种降低本振信号干扰的抑制电路的工作原理如下:
[0039]采用三倍于射频载波频率的振荡器结构，如图3所示，振荡器的工作频率为3?c，经过分频器(除以三)之后产生所需的的本振信号，然后与同相(I)和正交(Q)的两路信号分别混频。这样频率为的载波信号对工作频率为3coc的振荡器的LO pulling进一步减小，相较于现有技术，进一步有效的降低了功放对振荡器干扰，同时现有技术的振荡器工作在较高的工作频率，片上电感的值可以大大降低，芯片面积因此可以大大减少。
[0040]另外，本发明中的除以三分频器采用的分频电路，可以产生占空比为50%的I/Q信号，这样本振信号也适用于复信号，可以分两路正交信号输入到正交混频器。
[0041]除此，本实施例还提供了一种收发机，包括任意一项上述的降低本振信号干扰的抑制电路，其工作原理请参见上述实施例。[0042]综上所述，本发明提供了一种降低本振信号干扰的抑制电路，包括:振荡器、分频电路以及混频器。其中，振荡器的工作频率为N倍载波频率，N为大于I的奇数。分频电路与所述振荡器相连，将所述振荡器的输出信号转换成预设工作频率的本振信号。混频器与所述分频电路相连，将所述本振信号依次与同相信号以及正交信号进行混频的。由于采用奇数分频，能够降低谐波干扰，同时能使振荡器工作在较高的工作频率，使得片上电感值减小，电路占用面积小。
[0043]本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例提供的装置而言，由于其与实施例提供的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
[0044]对所提供的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所提供的原理和新颖特点相一致的最宽的范围。
【权利要求】
1.一种降低本振信号干扰的抑制电路,其特征在于,包括: 工作频率为N倍载波频率的振荡器，N为大于I的奇数； 与所述振荡器相连，将所述振荡器的输出信号转换成预设工作频率的本振信号的分频电路； 与所述分频电路相连，将所述本振信号依次与同相信号以及正交信号进行混频的混频器。
2.根据权利要求1所述的降低本振信号干扰的抑制电路，其特征在于，所述分频电路为三分频电路。
3.根据权利要求2所述的降低本振信号干扰的抑制电路，其特征在于，所述三分频电路包括三个分频模块，每个所述分频模块包括:第一电阻、第二电阻、第三电阻、第四电阻、第一电流镜、第二电流镜、第三电流镜、第四电流镜、第一 MOS管、第二 MOS管、第三MOS管以及第四MOS管； 所述第一电阻的第一端分别与所述第二电阻的第一端、所述第三电阻的第一端以及所述第四电阻的第一端相连； 所述第一电流镜的第一输入端分别与所述第一电阻的第二端、所述第二电流镜的第一输入端以及所述第三MOS管的控制端相连，所述第一电流镜的第二输入端分别与所述第二电阻的第二端、所述第二电流镜的第二输入端以及所述第四MOS管的控制端相连，所述第一电流镜的输出端与所述第一 MOS管的输入端相连，所述第一 MOS管的第二端分别与所述第二 MOS管的第二端、第三MOS管的第二端以及第四MOS管的第二端相连； 所述第三电流镜的第一输入端分别与所述第三电阻的第二端、所述第四电流镜的第一控制端以及所述第四电流镜的第二输入端相连，且其公共连接端作为所述分频模块的第一输出端； 所述第三电流镜的第二输入端分别与所述第四电阻的第二端、所述第四电流镜的第一输入端以及所述第四电流镜的第二控制端相连，其公共连接端作为所述分频模块的第二输出端； 所述第三电流镜的输出端与所述第三MOS管的输入端相连，所述第四电流镜的输出端通过所述第四MOS管接地。
4.根据权利要求3所述的降低本振信号干扰的抑制电路，其特征在于，所述第一MOS管、第二 MOS管、第三MOS管以及第四MOS管均为N型MOS管。
5.—种收发机,其特征在于,包括如权利要求1-4中任意一项所述的降低本振信号干扰的抑制电路。
【文档编号】H04B1/38GK103840846SQ201410104005
【公开日】2014年6月4日 申请日期:2014年3月19日 优先权日:2014年3月19日
【发明者】虞小鹏, 胡长辉, 谭年熊 申请人:嘉兴创德电子有限公司