多端口以太网装置中的低成本端口同步方法

多端口以太网装置中的低成本端口同步方法
【专利摘要】本发明涉及一种多端口以太网装置中的低成本端口同步方法。一种用于使多端口装置的频率同步的方法可包括在多端口装置的从端口上恢复链接至多端口装置的第一装置的主端口的时钟频率。从端口的时钟频率可被锁定至所恢复的第一装置的主端口的时钟频率。频率数据可被存储在与从端口相关联的第一频率寄存器中。所存储的频率数据可包括第一装置的所恢复的主端口的时钟频率与多端口装置的本地时钟频率之间的差异。通过将第一频率寄存器耦接至与多端口装置的一个或者多个主端口相关联的频率寄存器，可以使一个或者多个主端口的时钟频率与从端口的锁定的时钟频率同步。
【专利说明】多端口以太网装置中的低成本端口同步方法
[0001] 相关申请的交叉引用
[0002] 本申请要求于2013年4月1日提交的美国临时专利申请序号第61/807, 265号以 及于2013年5月8日提交的美国专利申请序号第13/890, 154号的权益，出于所有目的，通 过引用将其全部内容结合于本文中。

【技术领域】
[0003] 本说明书总体上涉及以太网通信，并且更具体地，但不仅限于多端口以太网装置 中的低成本端口同步方法。

【背景技术】
[0004] 以太网技术已经被许多应用所广泛地接受和使用。如IEEE802. 3系列规范中所规 定的，在高达100米的距离上可支持各种数据速率。存在许多具有更长范围需求的应用，可 使用多个以太网链接段在两个节点之间建立连接。除范围需求之外，其他网络制约因素可 导致在两个通信节点之间产生多个以太网链接段。如示例应用，一个或者多个移动基站与 中心节点之间的连接可包括多个以太网链接段。
[0005] 例如，在某些应用中，将移动基站连接到中心节点，两个数据通信节点之间还可能 存在紧密的时钟同步。当多个以太网链接段被用来将基站连接到中心节点时，每个链接段 均可能位于不同的时钟频率参考上，故违反了移动基站(例如，端节点）与中心节点之间的 同步需求。


【发明内容】

[0006] 根据本发明的一个方面，提供了一种用于多端口装置的频率同步的方法，所述方 法包括：在所述多端口装置的从端口上恢复链接至所述多端口装置的第一装置的主端口的 时钟频率；将所述从端口的时钟频率锁定至所恢复的所述第一装置的所述主端口的时钟频 率；将频率数据存储在与所述从端口相关联的第一频率寄存器中；以及通过将所述第一频 率寄存器耦接至与所述多端口装置的至少一个主端口相关联的第二频率寄存器，使所述至 少一个主端口的时钟频率与所述从端口的锁定的时钟频率同步，其中，所存储的频率数据 指示所恢复的所述第一装置的所述主端口的时钟频率与所述多端口装置的本地时钟频率 之间的差异。
[0007] 其中，与所述从端口相关联的所述第一频率寄存器关联于与所述从端口相关联的 第一锁相环（PLL)，并且与所述至少一个主端口相关联的所述第二频率寄存器关联于与所 述至少一个主端口相关联的第二锁相环。
[0008] 其中，将所述第一频率寄存器耦接至所述第二频率寄存器包括通过处理模块将所 述第一频率寄存器耦接至所述第二频率寄存器，并且其中，所述方法进一步包括将所述处 理模块配置为提供用于所述第二锁相环，以遵循所述第一锁相环。
[0009] 其中，所述处理模块包括平滑滤波器，并且其中所述方法进一步包括将所述平滑 滤波器配置为减少时钟信号抖动。
[0010] 其中，所述平滑滤波器包括漏积分器，其中，所述漏积分器包括N位寄存器和2n除 法块，并且其中所述方法进一步包括通过η定义所述漏积分器的时间常数。
[0011] 其中，所述多端口装置包括以太网节点，并且其中所述多端口装置包括参考时钟 生成器，并且其中所述方法进一步包括基于由所述参考时钟生成器生成的参考频率来生成 所述多端口装置的所述本地时钟频率。
[0012] 其中，所述多端口装置包括多个从端口，并且其中所述方法进一步包括将所述多 个从端口的至少一些从端口链接至多段以太网链接的一个或者多个节点，并且使所述至少 一个主端口的一个或者多个主端口与所述多个从端口的一个从端口同步。
[0013] 所述方法进一步包括通过控制逻辑自动检测用于同步的所述多端口装置的多个 端口，其中，所述方法进一步包括：将所述控制逻辑配置为选择性地启用/禁用用于同步的 所述多端口装置的所述多个端口的自动检测；以及通过使用所述控制逻辑确定用于同步的 端口对。
[0014] 所述方法进一步包括：当在所述从端口与所述第一装置之间建立链接时，激活所 述多端口装置的所述至少一个主端口的所述时钟频率与从端口的锁定的时钟频率的频率 同步，以及当所述从端口与所述第一装置之间的所述链接丢失时，停用所述多端口装置的 所述至少一个主端口的所述时钟频率与所述从端口的所述锁定时钟频率的频率同步。
[0015] 根据本发明的另一个方面，提供了一种系统，包括：从端口，被配置为恢复链接至 多端口装置的第一装置的主端口的时钟频率；第一锁相环（PLL)，被配置为将所述从端口 的时钟频率锁定至所恢复的所述第一装置的所述主端口的时钟频率；第一频率寄存器，用 于存储频率数据，所述第一频率寄存器与所述从端口相关联；以及第二频率寄存器，耦接至 所述第一频率寄存器并且被配置为使所述多端口装置的至少一个主端口的时钟频率与所 述从端口的锁定的时钟频率同步，所述第二频率寄存器与所述至少一个主端口相关联；其 中，所存储的频率数据指示所恢复的所述第一装置的所述主端口的时钟频率与所述多端口 装置的本地时钟频率之间的差异。
[0016] 其中，所述第一频率寄存器与所述第一锁相环相关联，其中，所述第一锁相环与所 述从端口相关联，并且其中所述第二频率寄存器关联于与所述至少一个主端口相关联的第 二锁相环。
[0017] 所述系统进一步包括处理模块，所述处理模块被配置为将所述第二频率寄存器耦 接至所述第一频率寄存器，并且其中所述处理模块包括被配置为提供用于所述第二锁相环 以遵循所述第一锁相环的电路。
[0018] 其中，所述处理模块包括平滑滤波器，并且其中所述平滑滤波器被配置为减少时 钟信号抖动。
[0019] 其中，所述平滑滤波器包括漏积分器，其中所述漏积分器包括Ν位寄存器和2η除 法块，并且其中所述漏积分器被配置为具有通过η定义的时间常数。
[0020] 其中，所述系统包括多端口装置，其中，所述多端口装置包括以太网节点，所述多 端口装置包括参考时钟生成器，以及所述参考时钟生成器被配置为生成参考频率，所述参 考频率被用于生成所述多端口装置的所述本地时钟频率。
[0021] 其中，所述多端口装置包括多个从端口，并且所述多个从端口的至少一些从端口 被链接至多段以太网链接的一个或者多个节点，并且其中所述至少一个主端口的一个或者 多个主端口与所述多个从端口的一个从端口同步。
[0022] 所述系统进一步包括控制逻辑，所述控制逻辑被配置为自动检测用于同步的所述 多端口装置的多个端口，其中，所述控制逻辑进一步被配置为允许启用和禁用用于同步的 所述多端口装置的所述多个端口的自动检测，并且其中所述控制逻辑进一步被配置为确定 用于同步的端口对。
[0023] 其中，当所述从端口与所述第一装置之间建立链接时，所述控制逻辑进一步被配 置为激活所述多端口装置的所述至少一个主端口的所述时钟频率与所述从端口的所述锁 定时钟频率的频率同步，并且当所述从端口与所述第一装置之间的所述链接丢失时，停用 所述多端口装置的所述至少一个主端口的所述时钟频率与所述从端口的所述锁定时钟频 率的频率同步。
[0024] 根据本发明的另一个方面，提供了一种多端口装置，包括：从端口，被配置为恢复 链接至所述多端口装置的第一装置的主端口的时钟频率；从锁相环（PLL)，被配置为将所 述从端口的时钟频率锁定至所恢复的所述第一装置的所述主端口的的时钟频率；以及主 频率寄存器，耦接至从频率寄存器并且被配置为促进所述多端口装置的至少一个主端口的 时钟频率与所述从端口的所述锁定时钟频率的同步，其中：所述主频率寄存器和所述从频 率寄存器分别与所述至少一个主端口和所述从端口相关联，所述从频率寄存器存储频率数 据，以及所存储的频率数据包括与所恢复的所述第一装置的所述主端口的时钟频率和所述 多端口装置的本地时钟频率有关的信息。
[0025] 其中，所述主频率寄存器与主锁相环相关联，并且其中所述主锁相环与所述至少 一个主端口相关联，与所恢复的时钟频率有关的信息包括所恢复的所述第一装置的所述主 端口的时钟频率与所述多端口装置的本地时钟频率之间的差异，所述多端口装置进一步包 括被配置为将所述主频率寄存器耦接至所述从频率寄存器的处理模块，所述处理模块包括 被配置为提供用于所述主锁相环以遵循所述从锁相环的电路，所述处理模块包括被配置为 减少时钟信号抖动的平滑滤波器，所述平滑滤波器包括漏积分器，所述漏积分器包括N位 寄存器和2 n除法块，以及所述漏积分器被配置为具有通过η定义的时间常数。

【专利附图】

【附图说明】
[0026] 在所附权利要求中阐述了主题技术的某些特征。然而，出于说明性的目的，在以下 附图中阐述了主题技术的几个实施方式。
[0027] 图1Α示出了根据一个或者多个实施的多段以太网链接的示例。
[0028] 图1Β示出了根据一个或者多个实施的使用双端口节点的多段以太网链接的示 例。
[0029] 图2Α示出了根据一个或者多个实施的图1Β中的多段以太网链接的双端口装置的 示例。
[0030] 图2Β示出了根据一个或者多个实施的图2Α中的双端口装置的处理模块的示例。
[0031] 图3Α至图3D示出了根据一个或者多个实施的多端口装置的示例。
[0032] 图4示出了根据一个或者多个实施的用于使多端口装置的频率同步的示例方法。

【具体实施方式】
[0033] 下面所阐述的【具体实施方式】旨在作为本主题技术的不同的构造并且并不旨在代 表其中可实施主题技术的唯一构造。附图被整合到本申请中并且构成【具体实施方式】的一部 分。【具体实施方式】包括出于提供对主题技术的全面理解的目的的具体细节。然而，对本领 域技术人员清楚并且显而易见的是，本主题技术并不局限于本文中所阐述的特定细节并且 可使用一个或者多个实施来实践。在一个或者多个示例中，为了避免使主题技术的概念模 糊，在框图中示出了众所周知的结构和部件。
[0034] 图1A示出了根据本主题技术的一个或者多个实施的多段以太网链接100A的示 例。多段以太网链接100A包括中心节点110 (例如，中心站、交换中心、分组域数据网络 (PSDN)中心)、端节点130 (例如，移动基站）以及经由链路中的链接LC1、L12. . . LNE耦接的 多个中间节点1-N (例如，120-l、120-2. ..120-N)。每两个节点（例如，120-U120-2)和中 间链接(例如，L12)形成多段链接100A的段。在一个或者多个方面，链接LC1、L12. . . LNE 可包括光纤维和/或以太网绞合电缆。在主题技术的一个或者多个实施中，其中多段链接 100A的一个或者多个节点(例如，端节点130)是移动基站，两个节点之间可存在紧密的时 钟同步需求。
[0035] 还应当理解的是，当多段链接100A被用来将基站(例如，端节点130)连接到中心 节点110时，每个链接段可能在不同的时钟频率参考上。这可能违反了移动基站与中心节 点之间的同步需求。还应当理解的是，每个以太网链接段的两个节点（例如，节点120-1和 节点120-2)同步的(例如，以环路定时模式操作)并且在相同的频率域(例如，具有相似的操 作频率）上操作。例如，以1000BASE-T和10GBT标准，当两个以太网节点链接在一起时，可 将一个节点指定为主节点并且可将另一节点指定为从节点。然而，对于多段以太网链接，每 个节点均可包括一个以上的端口，并且如通过主题技术所解决的和本文中所公开的，可能 需要对同步需求进行不同地处理。
[0036] 图1B示出了根据主题技术一个或者多个实施的使用双端口节点的多段以太网链 接100B的示例。多段以太网链接100B包括经由互连链接L 56和L67耦接的双端口节点150、 160以及170。双端口节点150、160以及170都是中间节点并且每个都包括从端口（例如， 152、162或者172)和主端口（例如，154、164或者174)。在主题技术的一个或者多个方面， 多段链接100B可包括三个以上双端口节点(例如，N个节点)。在一个或者多个方面，多段链 接100B的一个或者多个中间节点可包括两个以上端口（例如，4个、8个等)。多段链接100B 的每个节点都可被实施为集成电路或者芯片（例如，PHY芯片）。PHY芯片可以是双、四或者 八端口芯片。
[0037] 从端口 152、162或者172中的每一个均可包括从端口锁相环（PLL)(例如，156、 166或者176)，并且主端口 154、164或者174中的每一个均可包括主端口 PLL (例如，158、 168或者178)。？1^156、166、176、158、168或者178中的每一个均可使用由参考时钟(例如， 155、165或者175)生成的参考时钟信号以生成本地时钟信号。在(例如，节点150与节点 160之间的)段的链接被锁定之前，节点150中的主端口 154可以由参考时钟155所设定的 频率操作，并且节点160中的从端口 162可以由参考时钟165所设定的频率操作。根据环路 定时，从端口 PLL166可通过将节点150连接到节点160的链接段L56作用使得通过恢复主 端口 154的时钟频率将本地时钟锁定至节点150中的主时钟(例如，由参考时钟155设定的 频率)。因此，在建立链接之后，从端口 162可以以参考时钟155的频率操作，然而相同的节 点(例如，160)的主端口 164可以以参考时钟165的频率操作。环路定时机制是IEEE802. 3 标准的一部分并且同样通过多段链接100B的其他段执行。例如，在建立链接L67之后，从端 口 172可能不得不以参考时钟165的频率操作。因此，两个网络段可能不得不以所不期望 的两个不同的时钟频率操作。因此，如通过主题技术所解决的和本文中更为详细描述的，需 要同步每个节点的两个或者多个端口。
[0038] 图2A示出了根据主题技术一个或者多个实施的图1B的多段以太网链接100B的 双端口装置200的示例。双端口装置(例如，芯片)200可类似于图1B的节点160并且可以 是多段链接(例如，图1A的100A)的一部分。双端口装置200包括从端口 210、主端口 220 以及可编程控制逻辑240。从端口 210和主端口 220分别包括数字PLL215和225,数字 PLL215和225能够使用由参考(例如，图1B的165)生成的参考时钟信号来以本地时钟频率 生成本地时钟信号。数字PLL215和225分别包括在其他部件之中的通过处理模块230耦 接(例如，接口）的频率寄存器216和226。如上所述，当在从端口 210与另一装置(例如，诸 如双端口装置的多端口装置）的主端口之间建立链接时，数字PLL215可恢复主端口的操作 频率并且以该频率操作。
[0039] 数字PLL215可以将包括Λ频率(Λ f)的频率数据存储在频率寄存器216中，Λ频 率(Λ f)是其他装置的主端口的恢复的时钟频率与双端口装置200的本地时钟频率之间的 差异。应当理解的是，Λ f大约几 ppm (例如，lOppm)。数字PLL225仍可以以双端口装置200 的本地时钟频率操作。主题技术的目的是使主端口 220与从端口 210同步。可以通过将频 率寄存器226耦接至频率寄存器216来实施同步。在主题技术的一个或者多个实施中，可 通过处理模块230执行主端口 220与从端口 210的同步。在此任务中，处理模块230可通 过求和块222将频率寄存器226耦接至频率寄存器216并且使频率寄存器226在操作频率 方面遵循寄存器216的频率。如下面进一步详细讨论的，在一个或者多个实施中，处理模块 230可包括平滑滤波器。
[0040] 可编程控制逻辑240可包括可编程寄存器并且可允许指定待同步的两个端口（例 如，在多端口装置的情况下)。在一些实施中，可编程控制逻辑240可自动检测待同步的端 口。可编程控制逻辑240可进一步允许启用和禁用同步特征。例如，在具有两个以上端口 的多端口芯片中，由可编程控制逻辑240的寄存器可确定同步的端口对。一个以上的主端 口可通过控制寄存器与单一的从端口同步。随着从端口 210上(例如，到另一多端口装置） 的链接被建立或者丢失时，可激活或者去激活频率同步电路(例如，求和块222和处理模块 230)。在一个或者多个实施中，通过可编程控制逻辑240可执行对频率同步电路的激活或 者去激活。可编程控制逻辑240和处理模块230能够在硬件中实施。在一个或者多个实施 中，处理模块230能够在例如由多端口装置200的处理器所执行的软件中实施。
[0041] 图2B示出了根据主题技术一个或者多个实施的图2A的双端口装置200的处理模 块230的示例。处理模块230可包括能够对内容(例如，频率寄存器216存储的Λ频率(Λ f) 的值）平均化（averaging)的平滑滤波器。平均化能够在所存储的Λ频率的值传递至频率 寄存器226之前过滤掉(例如，使其平滑）所存储的Λ频率的值的波动(例如，减少时钟信号 抖动）。然后，PLL225可使用频率寄存器226的内容来调整其本地时钟频率以匹配从端口 210的操作频率。
[0042] 在一个或者多个方面，处理模块230可以被实施为，但不限于诸如漏积分器等无 限脉冲响应（IIR)滤波器。漏积分器可包括N位寄存器234、2 n除法块236、求和块235以 及减法模块238。2n除法块236的正整数η可定义漏积分器的时间常数。频率寄存器216 的内容(例如，信号218)可通过求和块235被添加到信号239中以生成存储在Ν位寄存器 234中的信号219。通过21余法块236可将Ν位寄存器234的即时内容(例如，信号231)除 以2 η以生成信号237。可由减法块238从信号231中减去信号237以生成信号239。
[0043] 图3Α至图3D示出了根据主题技术的一个或者多个实施的多端口装置300、330、 340以及350的示例。多端口装置300可包括ΡΗΥ芯片310, ΡΗΥ芯片310依次包括分别 以频率fl、f2、f3…· fN操作的多个端口 320-1、320-2、320-3·…320-Ν。多端口装置300 可链接至多个装置，每个装置依次可以是多端口装置。在任一时间点，端口 320-1、320-2、 320-3. .. 320-N中的一个或者多个可链接至另一多端口装置的端口中的一个。例如，端口 320-2可以是链接至第一多端口装置的主端口的从端口，并且端口 320-K可以是链接至第 二多端口装置的从端口的主端口。
[0044] PHY芯片310可包括参考时钟生成器和可编程控制逻辑(例如，类似于上述图2A中 的240)。端口 320-l、320-2、320-3. . . 320-N中的PLL可使用参考时钟生成器以生成自身的 本地时钟信号。可编程控制逻辑可自动检测待同步的端口（例如，320-2和320-K)并且还可 允许启用和禁用多端口装置300的同步特征。根据一个或者多个实施，使用类似于图2B的 漏积分器的平滑滤波器，主端口 320-K的频率寄存器可以与从端口 320-2的恢复频率同步 (例如，第一多端口装置的操作频率如同端口 320-2的操作频率)。
[0045] 图3B示出了包括一个主端口 Ml和三个从端口 S1-S3的示例四端口 330。从端口 S1至S3可被耦接至三个独立的装置(例如，每个均具有最少的两个端口）。在这种情况下， 如上所述，示出了仅主端口 Ml与从端口 S1同步。端口 Ml和S1可以是具有环路定时的多 段以太网链接的一部分。在一个或者多个实施中，从端口 S1至S3中的每一个均可以是独 立的多段链接中汇合于可开始于主端口 Ml处的另一多段链接的部分。在一个或者多个实 施中，耦接至从端口 S1至S3的三个独立的多段链接可具有同一频率域，其可以要求从端口 S1至S3以相同的频率操作。
[0046] 图3C示出了包括两个主端口 Ml和M2以及两个从端口 S1和S2的示例四端口 340。 在一个或者多个实施中，主端口 Ml和M2分别与从端口 S1和S2同步。端口 S1-M1可以是 具有第一环路定时的第一多段以太网链接的一部分，并且端口 S2-M2可以是具有第二环路 定时的第二多段以太网链接的一部分。
[0047] 图3D示出了包括三个主端口 M1-M3和一从端口 S1的示例四端口 350。如图所示， 主端口 Ml至M3与从端口 S1同步。四端口 350是从来自共享链接至从端口 S1的共用段的 主端口 Ml至M3的三个多段链接中进行分支的示例。图3A至图3D中所示的多端口构造是 多端口装置的端口的不同的构造的示例。实际上，可以设想和/或实施其他的构造，为简便 起见，此处不进行讨论。
[0048] 尽管在集成的多端口芯片中实施了本文中所公开的主题技术的各个方面，但也可 在相同的板载（board)的不同芯片端口上或者甚至在具有所公开的电路和逻辑适当扩展的 不同板载的端口上实施。
[0049] 图4示出了根据主题技术一个或者多个实施的用于多端口装置的频率同步的示 例方法400。方法400可以从操作块410开始，其中，可在多端口装置的从端口（例如，图2A 的210)处恢复链接至多端口装置(例如，图1B中的160和图2A中的200)的第一装置(例 如，图1B的150)的主端口（例如，图2A的220)的时钟频率。在操作块420,从端口的时钟 频率可被锁定至第一装置的主端口（例如，图1B的154)的恢复时钟频率。在操作块430,频 率数据可存储在与从端口相关联的第一频率寄存器(例如，图2A的216)中。在操作块440， 通过将第一频率寄存器耦接至与一个或者多个主端口相关联的第二频率寄存器(例如，图 12A的226)，多端口装置的一个或者多个主端口（例如，图2A中的220)的时钟频率可以与 从端口的锁定时钟频率同步。所存储的频率数据可以指示第一装置的主端口的恢复时钟频 率与多端口装置的锁定时钟频率之间的差异。
[0050] 本领域技术人员将认识到，本申请中所描述的各种示例性的块、模块、元件、部件 以及方法均可被实施为电子硬件、计算机软件或者两者的组合。为了说明硬件与软件的可 互换性，上面已经就其功能性整体描述了各种示例性的块、模块、元件、部件以及方法。根据 具体应用和施加给整个系统的设计约束将该功能实施为硬件或者软件。本领域技术人员 可以用于各种具体应用的各种方式来实施所描述的功能。在不背离主题技术的范围的前 提下，各种部件和块可以不同的方式布置(例如，以不同的顺序布置，或者以不同的方式分 割)。
[0051] 如本文中所使用的，一系列项之前的短语"至少一个"，其中，使用术语"和"或者 "或"以将任一项分离出来，修改作为整体的列出项，而非列出项的各个成员（即，每项)。短 语"至少一个"并不要求选择各个列出项中的至少一个，更确切地，该短语允许包括各项任 一个中的至少一项、和/或各项任一组合中的至少一个、和/或各个项中的至少一个。例如， 短语"A、B以及C中的至少一个"或者"A、B或者C中的至少一个"均指只有A、只有B或者 只有C、A、B以及C的任一组合，和/或A、B以及C中的至少一个。
[0052] 诸如"一方面"等短语并不暗示为该方面对主题技术必不可少或者该方面应用于 主题技术的所有构造。与一方面相关的公开可应用于所有构造或者一个或多个构造。一方 面可提供本公开的一个或者多个示例。诸如"方面"等短语可以指一个或者多个方面，反之 亦然。诸如"实施方式"等短语并不暗示为该实施方式对主题技术必不可少或者将这样的 实施方式应用于主题技术的所有构造。与实施方式相关的公开可应用于所有实施方式或者 一个或多个实施方式。实施方式可提供本公开的一个或者多个示例。诸如"实施方式"等 短语可以指一个或者多个实施方式，反之亦然。诸如"构造"等短语并不暗示为该构造对主 题技术必不可少或者将这样的构造应用于主题技术的所有构造。与构造相关的公开可应用 于所有构造或者一种或多种构造。一种构造可提供本公开的一个或者多个示例。诸如"构 造"等短语可以指一个或者多个构造，反之亦然。
[0053] 本文中所使用的"示例性"意味着"用作示例、实例或者例证"。本文中作为"示例 性"或者作为"示例"的所描述的任一实施方式不一定必须被解释为优选于或者优点多于 其他实施方式。而且，在说明书或者权利要求中使用的术语"包括"、"具有"等范围内，当将 "包括"解释为权利要求中的转折词汇时，类似于术语"包括"的方式，该术语旨在为包括的。
[0054] 本领域普通技术人员已知或者以后即将知道的贯穿本公开所描述的各个方面的 元件的所有结构和功能等同物通过引用被明确地结合于此并且旨在被包括在权利要求中。 而且，无论权利要求中是否明确引用该公开，本文中所公开的任何事项均旨在专用于公开。 除非使用短语"用于…手段（means for)"明确引用该元件，或者在方法权利要求情况下使 用短语"用于…步骤（step for)"引用该元件，否则，不根据美国法典112章条款的第六条 来解释任何权利要求的元件。
[0055] 前面的描述被提供用于使本领域技术人员实践本文中所描述的各个方面。对本领 域任一技术人员而言，对这些方面的各种变形将是很容易显而易见的，并且本文中所定义 的基本原理均可应用于其他方面。因此，权利要求并不旨在局限于本文中示出的各个方面， 而是与语言要求一致的全部范围相符，其中，参考单数形式的元件并不旨在指"一个和只有 一个"，除非明确规定如此，而是指"一个或者多个"。除非另有明确规定，否则，术语"一些" 指一个或者多个。男性(例如，他的）的代名词包括女性和中性(例如，她的和它的)，反之亦 然。仅为方便起见，使用标题和副标题(如有）并且并不限制本主题公开。
【权利要求】
1. 一种用于多端口装置的频率同步的方法，所述方法包括： 在所述多端口装置的从端口上恢复链接至所述多端口装置的第一装置的主端口的时 钟频率； 将所述从端口的时钟频率锁定至所恢复的所述第一装置的所述主端口的时钟频率； 将频率数据存储在与所述从端口相关联的第一频率寄存器中；以及 通过将所述第一频率寄存器耦接至与所述多端口装置的至少一个主端口相关联的第 二频率寄存器，使所述至少一个主端口的时钟频率与所述从端口的锁定的时钟频率同步， 其中，所存储的频率数据指示所恢复的所述第一装置的所述主端口的时钟频率与所述 多端口装置的本地时钟频率之间的差异。
2. 根据权利要求1所述的方法，其中，与所述从端口相关联的所述第一频率寄存器关 联于与所述从端口相关联的第一锁相环（PLL)，并且与所述至少一个主端口相关联的所述 第二频率寄存器关联于与所述至少一个主端口相关联的第二锁相环。
3. 根据权利要求1所述的方法，其中，所述多端口装置包括以太网节点，并且其中所述 多端口装置包括参考时钟生成器，并且其中所述方法进一步包括基于由所述参考时钟生成 器生成的参考频率来生成所述多端口装置的所述本地时钟频率。
4. 根据权利要求1所述的方法，进一步包括通过控制逻辑自动检测用于同步的所述多 端口装置的多个端口，其中，所述方法进一步包括： 将所述控制逻辑配置为选择性地启用/禁用用于同步的所述多端口装置的所述多个 端口的自动检测；以及 通过使用所述控制逻辑确定用于同步的端口对。
5. 根据权利要求1所述的方法，进一步包括： 当在所述从端口与所述第一装置之间建立链接时，激活所述多端口装置的所述至少一 个主端口的所述时钟频率与所述从端口的锁定的时钟频率的频率同步，以及 当所述从端口与所述第一装置之间的所述链接丢失时，停用所述多端口装置的所述至 少一个主端口的所述时钟频率与所述从端口的所述锁定时钟频率的频率同步。
6. 一种系统，包括： 从端口，被配置为恢复链接至多端口装置的第一装置的主端口的时钟频率； 第一锁相环（PLL)，被配置为将所述从端口的时钟频率锁定至所恢复的所述第一装置 的所述主端口的时钟频率； 第一频率寄存器，用于存储频率数据，所述第一频率寄存器与所述从端口相关联；以及 第二频率寄存器，耦接至所述第一频率寄存器并且被配置为使所述多端口装置的至少 一个主端口的时钟频率与所述从端口的锁定的时钟频率同步，所述第二频率寄存器与所述 至少一个主端口相关联； 其中，所存储的频率数据指示所恢复的所述第一装置的所述主端口的时钟频率与所述 多端口装置的本地时钟频率之间的差异。
7. 根据权利要求6所述的系统，其中，所述第一频率寄存器与所述第一锁相环相关联， 其中，所述第一锁相环与所述从端口相关联，并且其中所述第二频率寄存器关联于与所述 至少一个主端口相关联的第二锁相环。
8. 根据权利要求6所述的系统，其中： 所述系统包括多端口装置，其中，所述多端口装置包括以太网节点， 所述多端口装置包括参考时钟生成器，以及 所述参考时钟生成器被配置为生成参考频率，所述参考频率被用于生成所述多端口装 置的所述本地时钟频率。
9. 根据权利要求6所述的系统，进一步包括控制逻辑，所述控制逻辑被配置为自动检 测用于同步的所述多端口装置的多个端口，其中，所述控制逻辑进一步被配置为允许启用 和禁用用于同步的所述多端口装置的所述多个端口的自动检测，并且其中所述控制逻辑进 一步被配置为确定用于同步的端口对。
10. -种多端口装置，包括： 从端口，被配置为恢复链接至所述多端口装置的第一装置的主端口的时钟频率； 从锁相环（PLL)，被配置为将所述从端口的时钟频率锁定至所恢复的所述第一装置的 所述主端口的时钟频率；以及 主频率寄存器，耦接至从频率寄存器并且被配置为促进所述多端口装置的至少一个主 端口的时钟频率与所述从端口的所述锁定时钟频率的同步，其中： 所述主频率寄存器和所述从频率寄存器分别与所述至少一个主端口和所述从端口相 关联， 所述从频率寄存器存储频率数据，以及 所存储的频率数据包括与所恢复的所述第一装置的所述主端口的时钟频率和所述多 端口装置的本地时钟频率有关的信息。
【文档编号】H04L7/033GK104104494SQ201410126736
【公开日】2014年10月15日 申请日期:2014年3月31日 优先权日:2013年4月1日
【发明者】艾哈迈德·奇尼, 穆罕默德·瓦基夫·泰兹贝 申请人:美国博通公司