一种基于多核dsp的mimo并行检测方法及系统的制作方法

文档序号:7815886阅读:135来源:国知局
一种基于多核dsp的mimo并行检测方法及系统的制作方法
【专利摘要】本发明公开了一种基于多核DSP的MIMO并行检测方法及系统,涉及无线通信【技术领域】,本发明通过将DSP的N个核分为主控核和解调核,使得主控核发送的控制信息同时到达解调核,实现了并行处理,提高了MIMO的数据处理效率和数据处理能力。
【专利说明】-种基于多核DSP的ΜΙΜΟ并行检测方法及系统

【技术领域】
[0001] 本发明涉及无线通信【技术领域】,特别涉及一种基于多核DSP的ΜΙΜΟ并行检测方法 及系统。

【背景技术】
[0002] 随着无线通信的快速发展,LTE技术已经进入到了人们的生活中,LTE技术的物理 层采用0FDM和ΜΜ0基本架构作为无线系统演进的唯一标准。然而ΜΜ0解调过程的实现 问题一直是科研人员研究的重要问题,ΜΜ0解调的高复杂性很大程度上制约了 ΜΜ0检测 技术的实现。
[0003] ΜΜ0检测的基本思想为:接收机根据天线端口上接收到的信号,根据信道估计的 冲击响应矩阵和噪声恢复出原始发送数据的过程。现在LTE的理论研究已经特别成熟,但 是复杂度很高的ΜΜ0解调问题依然是需要研究的一个重要方面。这就是要在有限的DSP 资源下完成相应的操作,从而实现ΜΜ0的解调工作,但现有的基于DSP的ΜΜ0检测系统中 数据处理效率不高,数据处理能力较弱。


【发明内容】

[0004] 为了提高ΜΜ0的数据处理效率和数据处理能力,本发明提供了一种基于多核DSP 的ΜΜ0并行检测方法,所述方法包括:
[0005] SI :M块数字信号处理器DSP的主控核分别读取1/M的待检测数据,并将读取到的 待检测数据存储至对应DSP的共享内存中,每块DSP的N个核中1个为主控核,且除所述主 控核之外的N-1个核均为解调核,所述N和Μ均为不小于2的整数;
[0006] S2 :每块DSP的主控核将对应共享内存中的待检测数据分成Ν-1份,并将分成的 Ν-1份待检测数据一一对应分配至Ν-1个解调核;
[0007] S3 :每块DSP的解调核对对应的待检测数据进行检测,并将检测结果存储至对应 DSP的共享内存中。
[0008] 其中,步骤S2中,每块DSP的主控核将对应共享内存中的待检测数据分成Ν-1份。
[0009] 其中,所述待检测数据包括:信道估计的信道冲击响应矩阵Η、信道噪声σ 2和接 收天线的数据。
[0010] 其中,步骤S3中,所述检测结果为软比特信息。
[0011] 本发明还公开了一种基于多核DSP的ΜΜ0并行检测系统,所述系统包括:Μ块数 字信号处理器DSP,每块DSP的Ν个核中1个为主控核,且除所述主控核之外的Ν-1个核均 为解调核,所述Ν和Μ均为不小于2的整数;
[0012] 所述主控核,用于读取1/Μ的待检测数据,并将读取到的待检测数据存储至对应 DSP的共享内存中;将对应共享内存中的待检测数据分成Ν-1份,并将分成的Ν-1份待检测 数据--对应分配至Ν-1个解调核;
[0013] 所述解调核,用于对对应的待检测数据进行检测,并将检测结果存储至对应DSP 的共享内存中。
[0014] 其中,所述主控核,进一步用于将对应共享内存中的待检测数据分成N-1份。
[0015] 其中,所述待检测数据包括:信道估计的信道冲击响应矩阵H、信道噪声σ 2和接 收天线的数据。
[0016] 其中,所述检测结果为软比特信息。
[0017] 本发明通过将DSP的Ν个核分为主控核和解调核,使得主控核发送的控制信息同 时到达解调核,实现了并行处理,提高了 ΜΜ0的数据处理效率和数据处理能力。

【专利附图】

【附图说明】
[0018] 图1是本发明一种实施方式的基于多核DSP的ΜΜ0并行检测方法的流程图;
[0019] 图2是本发明一种实施例的基于多核DSP的ΜΙΜΟ并行检测系统的结构示意图。

【具体实施方式】
[0020] 下面结合附图和实施例,对本发明的【具体实施方式】作进一步详细描述。以下实施 例用于说明本发明,但不用来限制本发明的范围。
[0021] 图1是本发明一种实施方式的基于多核DSP的ΜΙΜΟ并行检测方法的流程图;参照 图1,所述方法包括:
[0022] SI :Μ块数字信号处理器DSP的主控核分别读取1/Μ的待检测数据,并将读取到的 待检测数据存储至对应DSP的共享内存中,每块DSP的Ν个核中1个为主控核,且除所述主 控核之外的Ν-1个核均为解调核,所述Ν和Μ均为不小于2的整数;
[0023] S2 :每块DSP的主控核将对应共享内存中的待检测数据分成Ν-1份,并将分成的 Ν-1份待检测数据一一对应分配至Ν-1个解调核;
[0024] S3 :每块DSP的解调核对对应的待检测数据进行检测,并将检测结果存储至对应 DSP的共享内存中。
[0025] 为便于实现并行解调,优选地,步骤S2中,每块DSP的主控核将对应共享内存中的 待检测数据分成Ν-1份。
[0026] 为便于实现检测,优选地,所述待检测数据包括:信道估计的信道冲击响应矩阵 Η、信道噪声〇2和接收天线的数据。
[0027] 为进一步提高解调核的处理性能,优选地,步骤S3中,所述检测结果为软比特信 肩、。
[0028] 为便于计算软比特信息,下面采用但不限于最小均方误差(MMSE)准则算法计算, 还可通过迫零算法等算法来实现软比特信息的计算;
[0029] 所述软比特信息的同相支路I路通过下式进行计算,
[0030]

【权利要求】
1. 一种基于多核DSP的MMO并行检测方法,其特征在于,所述方法包括: 51 :M块数字信号处理器DSP的主控核分别读取1/M的待检测数据,并将读取到的待检 测数据存储至对应DSP的共享内存中,每块DSP的N个核中1个为主控核,且除所述主控核 之外的N-1个核均为解调核,所述N和Μ均为不小于2的整数; 52 :每块DSP的主控核将对应共享内存中的待检测数据分成Ν-1份,并将分成的Ν-1份 待检测数据一一对应分配至Ν-1个解调核; 53 :每块DSP的解调核对对应的待检测数据进行检测,并将检测结果存储至对应DSP的 共享内存中。
2. 如权利要求1所述的方法,其特征在于,步骤S2中,每块DSP的主控核将对应共享内 存中的待检测数据分成Ν-1份。
3. 如权利要求1所述的方法,其特征在于,所述待检测数据包括:信道估计的信道冲击 响应矩阵Η、信道噪声σ 2和接收天线的数据。
4. 如权利要求3所述的方法,其特征在于,步骤S3中,所述检测结果为软比特信息。
5. -种基于多核DSP的ΜΜ0并行检测系统,其特征在于,所述系统包括:Μ块数字信号 处理器DSP,每块DSP的Ν个核中1个为主控核,且除所述主控核之外的Ν-1个核均为解调 核,所述Ν和Μ均为不小于2的整数; 所述主控核,用于读取1/Μ的待检测数据,并将读取到的待检测数据存储至对应DSP的 共享内存中;将对应共享内存中的待检测数据分成Ν-1份,并将分成的Ν-1份待检测数据 一一对应分配至Ν-1个解调核; 所述解调核,用于对对应的待检测数据进行检测,并将检测结果存储至对应DSP的共 享内存中。
6. 如权利要求5所述的系统,其特征在于,所述主控核,进一步用于将对应共享内存中 的待检测数据分成Ν-1份。
7. 如权利要求5所述的系统,其特征在于,所述待检测数据包括:信道估计的信道冲击 响应矩阵Η、信道噪声σ 2和接收天线的数据。
8. 如权利要求7所述的系统,其特征在于,所述检测结果为软比特信息。
【文档编号】H04B7/04GK104301016SQ201410510521
【公开日】2015年1月21日 申请日期:2014年9月28日 优先权日:2014年9月28日
【发明者】张轶凡, 高谦 申请人:北京邮电大学
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1