一种基于sonet的多业务传输协议解读装置及方法
【专利摘要】本发明的基于SONET的多业务传输协议解读装置包括光输入端、光输出端、光电接收单元、光纤分路器、时钟数据同步单元、串并转换单元、PLD单元、内存单元、中央处理器和运行协议解读软件的协议解读设备，简化了协议解读装置的硬件设计，可以全面满足基于SONET的多业务传输协议的解读要求。
【专利说明】—种基于SONET的多业务传输协议解读装置及方法
【技术领域】
[0001]本发明涉及数字通信【技术领域】，尤其涉及一种基于SONET的多业务传输协议解读装置及方法。
【背景技术】
[0002]为适应市场需求，同步数字光纤网体系(SONET)传输的业务，从传统的语音业务扩展到数据、视频业务领域，众多类型的业务都可以通过SONET网进行传输，如:快速以太网(FE)、千兆以太网(GE)、光纤通道(FC)协议、光纤互连(FICON)协议、企业系统互连(ESCON)协议、数字视频广播(DVB)等，这就是我们通常所说的多业务传输。
[0003]SONET是现在被广泛使用的数据传输技术，SONET帧是一个以字节结构为基础的矩形块状帧结构，其结构由270 XN列和9行的8比特字节组成。从物理层看，SONET信号就是一个串行的数据流，帧结构中字节的传输是从左到右、从上到下依次进行的。N和SONET的速率级别相关。
[0004]随着新业务的加入，传统的SONET封装技术已经不能满足需要，涌现出大量和封装相关的技术、标准、协议等，如:虚级联(VC)、链路容量调整方案(LCAS)、链路接入规程(LAPS)、高级数据链路控制(HDLC)、通用成帧程序(GFP)。这就需要一个仪器，完成相关的协议解读，辅助开发、测试过程，并可以用于研究不同厂家，不同设备的实现差异，满足通信设备互连互通的要求。
[0005]在STM-N中不仅有被传输的净负荷，还有大量的开销字节。这些开销字节包含了定帧信息、用于维护和性能监视的信息以及其他操作信息。虚级联VC、链路容量调整方案LCAS等协议，是采用高阶通道开销中的H4字节、低阶开销中的K4字节传递信息。LAPS、通用成帧程序GFP等协议，是直接在净荷区域，完成对客户数据的封装。要对这些协议进行解读，就必须同时关注SONET帧中的开销和净荷。
[0006]就SONET解读器的现状来看，基本上都是采用硬件实现帧结构的解读处理，业务由逻辑中的测试码流解读模块进行处理，判断收发的过程是否存在误码；帧处理器、映射、解映射部分提取开销，将当前开销值显示给用户；可编程器件中的开销处理模块提取某些连续帧中的开销数据，存储到开销RAM，供查询显示。除上述的开销存储功能外，基本上都是按照每一时刻只读取当前时刻的帧数据，并将这个数据帧相关的信息显示出来的方式进行处理。
[0007]现有技术的缺点在于:
[0008]1.现有的SONET解读器，只是显示净荷中的误码数，并不显示净荷的具体内容。使用者无法观察到净荷数据，对于LAPS、GFP这种在净荷区域完成封装的协议，根本无法进行解读。
[0009]2.使用者只能观察当前的开销情况，由于SONET帧数据是每秒8000帧，也就是说数据变化的最短时间是125 μ S，人眼是无法跟上这个速度的。所以采用这种技术，只能够适应帧中的数据变化频率较低的情况，或者说只是用来观察设备的一个稳定状态。与MSTP协议相关的开销字节，基本上每帧都在变化，所以这种技术遗漏了大量的细节信息。即使采用开销存储功能，商用仪器存储的信息也非常有限，最多只能存储256个开销值的变化情况，对于LCAS这种借助开销字节作为物理通道来实现控制协议的技术，支撑非常有限。
[0010]3.设计的可重用性比较差。因为整个业务解读过程全部采用硬件实现，协议上的任何变化，整个硬件、逻辑需要全部重新设计，软件的用户界面也需要相应进行升级，很难适应通信技术日新月异的发展需求。
【发明内容】
[0011]鉴于现有技术中存在的上述问题，本发明提供一种基于SONET的多业务传输协议解读装置及方法，解决了现有SONET解读器可重用性差及可扩充性差等问题。
[0012]根据本发明的一个实施方式，提供了一种基于SONET的多业务传输协议解读装置，所述装置包括光输入端、光输出端、光电接收单元、光纤分路器、时钟数据同步单元、串并转换单元、PLD单元、内存单元、中央处理器和运行协议解读软件的协议解读设备；其中，
[0013]光纤分路器，用于将从光输入端输入的光信号分成两路光信号，其中一路光信号通过光输出端输出，另一路光信号发送至光电接收单元；所述光信号携带完整的帧数据；
[0014]时钟数据同步单元，与光电接收单元相连接，用于对输入的光电转换后的电信号进行时钟数据同步；
[0015]串并转换单元，用于将从时钟数据同步单元输入的串行数据转换为并行数据，并输出至PLD单元；
[0016]PLD单元，用于对所述并行数据进行缓冲，并写入内存单元中；在中央处理器控制下读取内存单元中存储的帧数据并存储，然后送至中央处理器；
[0017]中央处理器，与所述PLD单元和协议解读设备连接，根据协议解读设备发送的协议解读指令读取PLD单元传输的帧数据，并送至协议解读设备；
[0018]协议解读设备，向中央处理器发送协议解读指令；接收中央处理器传输的帧数据，由该协议解读设备上运行的协议解读软件根据协议类型对所述帧数据进行协议解读。
[0019]根据本发明的优选实施方式，所述PLD单元包括FIFO单元、内存单元接口单元和中央处理器接口单元；其中，
[0020]FIFO单元，与串并转换单元和内存单元接口单元连接，用于将串并转换单元输入的帧数据进行缓冲并通过内存单元接口单元传输至内存单元；用于将通过内存单元接口单元读取的内存单元中的帧数据进行储存，并传输至中央处理器接口单元；
[0021]中央处理器接口单元，与FIFO单元和所述中央处理器连接，接收FIFO单元传输的帧数据，并传输至中央处理器。
[0022]根据本发明的优选实施方式，所述中央处理器包括网络接口，所述中央处理器通过该网络接口与所述协议解读设备连接。
[0023]根据本发明的另外一个实施方式，还提供了一种基于SONET的多业务传输协议解读方法，包括步骤:
[0024]接收从被测设备输出的光信号，并通过光纤分路器将输入的光信号分成两路光信号，其中一路光信号用于输出，以保证正常的业务运行；
[0025]另一路光信号用于协议解读，根据预先设置的触发条件，将两路光信号中的另一路光信号中相关的连续多帧完整的帧数据存储在内存单元中；
[0026]根据协议解读指令，中央处理器对储存于内存单元中的帧数据进行读取，并送至协议解读设备；
[0027]由协议解读设备上运行的协议解读软件根据协议类型对所述帧数据进行协议解读。
[0028]根据本发明的优选实施方式，将相关的连续多帧完整的帧数据存储在内存单元中，包括步骤:
[0029]将所述两路光信号中的另一路光信号进行光电转换；
[0030]将光电转换后的电信号进行时钟数据同步；
[0031]将进行时钟数据同步后的串行数据转换为并行数据；
[0032]将所述并行数据经过PLD单元缓冲后，写入所述内存单元中。
[0033]根据本发明的优选实施方式，将相关的连续多帧完整的帧数据存储在内存单元中，包括步骤:
[0034]将所述两路光信号中的另一路光信号进行光电转换；
[0035]将光电转换后的电信号传输至PLD单元，进行时钟数据同步、并将进行时钟数据同步后的串行数据转换为并行数据、并且对并行数据进行缓冲，然后写入所述内存单元中。
[0036]根据本发明的优选实施方式，所述协议解读包括:
[0037]提取帧数据净荷和开销中与被解读协议相关区域的值；
[0038]连续显示多帧完整的帧数据内与被解读协议相关的值，以便于进行直观的解读。
[0039]根据本发明的优选实施方式，所述触发条件和协议解读指令是通过协议解读设备进行设定的。
[0040]根据本发明的优选实施方式，所述中央处理器对储存于内存单元中的帧数据进行读取，是指所述中央处理器通过PLD单元读取内存单元中的帧数据，包括步骤:
[0041]PLD单元读取内存单元中的帧数据并储存；
[0042]中央处理器读取PLD单元储存的帧数据。
[0043]本发明的有益效果在于，简化了协议解读装置的硬件设计，提高了硬件部分的通用性，可以全面满足基于SONET的多业务传输协议的解读要求；对新出现的协议，只通过升级软件，就可以及时支持、满足通信技术快速发展的要求；降低了协议解读装置的硬件开发成本、人力成本、开发周期。
【专利附图】
【附图说明】
[0044]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中:
[0045]附图1示出了根据本发明实施方式的基于SONET的多业务传输协议解读装置结构示意图；
[0046]附图2不出了根据本发明的一个实施方式的基于SONET的多业务传输协议解读方法流程图。
【具体实施方式】
[0047]下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
[0048]本发明提供一种基于SONET的多业务传输协议解读装置，通过硬件高速、实时捕获帧数据，记录连续η帧完整的帧数据到内存单元暂存，该帧数据包括完整的净荷、开销内容；然后按照指令将帧数据传输到协议解读设备进行离线式分析，由在协议解读设备上运行的协议解读软件根据相应的协议对所述帧数据进行协议解读，即提取净荷、开销中相关区域的值，并连续显示η帧的具体数值，可方便操作者直观地进行解读，以满足基于SONET的多业务传输协议的解读要求。其中，对帧数据的捕获可以通过协议解读设备预先设置的触发条件进行，以保证捕获的数据是有意义的数据；并且进行离线式解读时，也是通过协议解读设备发出的指令读取内存单元中存储的帧数据。
[0049]根据本发明的一个实施方式，如图1所不，公开一种基于SONET的多业务传输协议解读装置，该装置包括:光输入端、光输出端、光电接收单元，光纤分路器、时钟数据同步单元、串并转换单元、PLD单元、内存单元、中央处理器和运行协议解读软件的协议解读设备；其中，
[0050]光纤分路器，用于将从光输入端输入的光信号分成两路光信号，其中一路光信号通过光输出端输出，以保证正常的业务运行；另一路光信号发送至光电接收单元；所述光信号中携带有完整的帧数据；
[0051 ] 时钟数据同步单元，与光电接收单元相连接，用于对输入的光电转换后的电信号进行时钟数据同步；
[0052]串并转换单元，用于将从时钟数据同步单元33输入的串行数据转换为并行数据，并输出至PLD单元；
[0053]PLD单元，用于对所述并行数据进行缓冲，并写入内存单元中；在中央处理器CPU的控制下，读取内存单元中存储的帧数据并存储，然后送至中央处理器CPU;
[0054]中央处理器CPU，与所述PLD单元和协议解读设备连接，根据协议解读设备下发的协议解读指令，读取PLD单元传输的帧数据，并送至协议解读设备；
[0055]协议解读设备，向中央处理器发送协议解读指令；接收中央处理器传输的帧数据，由该协议解读设备上运行的协议解读软件根据协议类型对所述帧数据进行协议解读。
[0056]本实施方式中，采用光纤分路器，其目的是在保证被测设备双向业务正常运行的同时，进行协议解读。
[0057]所述PLD单元为现场可编程门阵列(FPGA)芯片。
[0058]所述PLD单元包括:FIF0单元、内存单元接口单元和中央处理器接口单元；其中，FIFO单元，与串并转换单元和内存单元接口单元连接，用于将串并转换单元输入的帧数据进行缓冲并通过内存单元接口单元传输至内存单元；用于将通过内存单元接口单元读取的内存单元中的帧数据进行储存，并传输至中央处理器接口单元；中央处理器接口单元，与数据缓冲FIFO单元和所述中央处理器连接，接收数据缓冲FIFO单元传输的帧数据，并传输至中央处理器CPU。
[0059]所述中央处理器包括一网络接口，所述中央处理器通过该网络接口与协议解读设备连接。
[0060]根据本发明的上述实施方式的工作流程如下:
[0061]首先，可通过协议解读设备对捕获帧数据的触发条件进行设定，如在某些特定的情况下捕获帧数据并进行储存，以保证捕获的帧数据有意义；
[0062]接收从被测设备输出的光信号，并通过光纤分路器将输入的光信号分成两路光信号，其中一路光信号用于输出，以保证正常的业务运行；
[0063]将两路光信号中的另一路光信号在光电接收单元进行光电转换；
[0064]将光电转换后的电信号在时钟数据同步单元进行时钟数据同步；
[0065]将进行时钟数据同步后的串行数据在串并转换单元转换为并行数据；
[0066]将所述并行数据经过PLD单元，即FPGA芯片缓冲后，写入所述内存单元中。其中，该内存单元捕获到的帧数据是根据预先设定的触发条件捕获的帧数据，以保证捕获的帧数据有意义。
[0067]当解读虚级联VC、链路容量调整方案LCAS、链路接入规程-同步数字体系LAPS-S0NET、高级数据链路控制HDLC或通用成帧程序GFP时，工作流程为:
[0068]解读人员可通过协议解读设备下发协议解读指令；
[0069]中央处理器得到该指令后，通过FPGA芯片从内存单元中读取帧数据，即先通过内存单元接口单元读取内存单元中的数据并存储于数据缓冲FIFO单元中，然后将该帧数据通过CUP接口单元送至协议解读设备中，由在协议解读设备中运行的协议解读软件对帧数据进行相应的协议解读。
[0070]根据本发明的另外一个实施方式，还公开了另外一种基于SONET的多业务传输协议解读装置，在该实施方式中，PLD单元可采用带高速收发器硬核(SERDES)的现场可编程门阵列(FPGA)芯片，SERDES本身可完成时钟数据同步、串并转换功能，采用该芯片就无需在外部加CDR单元和串并转换单元。该装置包括:光输入端、光输出端、光电接收单元、光纤分路器、PLD单元、内存单元、中央处理器和运行协议解读软件的协议解读设备；其中，
[0071]光纤分路器，用于将从光输入端输入的光信号分成两路光信号，其中一路光信号通过光输出端输出，以保证正常业务的进行；另一路光信号发送至光电接收单元；所述光信号中携带有完整的帧数据；
[0072]PLD单元，对接收到的光电转换后的电信号进行时钟数据同步、并将进行时钟数据同步后的串行数据转换为并行数据、并且对并行数据进行缓冲，然后写入所述内存单元中；在中央处理器的控制下读取内存单元中存储的帧数据并存储，然后送至中央处理器；
[0073]中央处理器，与所述PLD单元和协议解读设备连接，根据协议解读设备下发的协议解读指令读取PLD单元传输的帧数据，并送至协议解读设备；
[0074]协议解读设备，向中央处理器发送协议解读指令；接收中央处理器传输的帧数据，由该协议解读设备上运行的协议解读软件根据协议类型对所述帧数据进行协议解读。
[0075]所述PLD单元包括时钟数据同步单元、串并转换单元、数据缓冲FIFO单元、内存单元接口单元和中央处理器接口单元；其中，
[0076]时钟数据同步单元，与光电接收单元相连接，用于对输入的光电转换后的电信号进行时钟数据同步；
[0077]串并转换单元，用于将从时钟数据同步单元输入的串行数据转换为并行数据，并输出至数据缓冲FIFO单元；
[0078]数据缓冲FIFO单元，与串并转换单元和内存单元接口单元连接，用于将串并转换单元输入的帧数据进行缓冲并通过内存单元接口单元传输至内存单元；用于将通过内存单元接口单元读取的内存单元中的帧数据进行储存，并传输至中央处理器接口单元；
[0079]中央处理器接口单元，与数据缓冲FIFO单元和所述中央处理器CUP连接，接收数据缓冲FIFO单元传输的帧数据，并传输至中央处理器。
[0080]中央处理器包括一网络接口，所述中央处理器通过该网络接口与协议解读设备连接。
[0081]根据本发明的上述实施方式的工作流程如下:
[0082]首先，解读者通过协议解读设备对捕获帧数据的触发条件进行设定，如在某些特定的情况下捕获帧数据并进行储存；
[0083]接收从被测设备输出的光信号，并通过光纤分路器将输入的光信号分成两路光信号，其中一路光信号用于输出，以保证正常的业务运行；
[0084]将两路光信号中的另一路光信号在光电接收单元进行光电转换；
[0085]将光电转换后的电信号发送至PLD单元，即FPGA芯片，在该FPGA芯片中的时钟数据同步单元进行时钟数据同步；将进行时钟数据同步后的串行数据在FPGA芯片中的串并转换单元转换为并行数据；将所述并行数据经过FPGA芯片中的数据缓冲FIFO单元进行缓冲后，写入所述内存单元中。其中，该内存单元36捕获到的帧数据是根据预先设定的触发条件捕获的帧数据，以保证捕获的帧数据有意义。
[0086]当解读虚级联VC、链路容量调整方案LCAS、链路接入规程-同步数字体系LAPS-S0NET、高级数据链路控制HDLC或通用成帧程序GFP时，工作流程为:
[0087]解读人员可通过协议解读设备下发协议解读指令；
[0088]中央处理器得到该指令后，通过FPGA芯片从内存单元中读取帧数据，即先通过内存单元接口单元读取内存单元中的数据并存储于数据缓冲FIFO单元中，然后将该帧数据通过CUP接口单元送至协议解读设备中，由在协议解读设备中运行的协议解读软件对帧数据进行相应的协议解读。
[0089]本发明还提供了一种基于SONET的多业务传输协议解读方法。在本发明中，采用上述基于SONET的多业务传输协议解读装置实现该方法。
[0090]下面对本发明的基于SONET的多业务传输协议解读方法进行详细说明，如附图2所示，该方法包括步骤:
[0091]步骤1，由光输入端接收从被测设备输出的光信号，并通过光纤分路器将输入的光信号分成两路光信号，其中一路光信号用于输出，以保证正常的业务运行；
[0092]步骤2，两路信号中另一路用于协议解读，根据预先设定的触发条件，将相关的连续多帧完整的帧数据存储在内存单元中；
[0093]步骤3，根据协议解读指令，中央处理器对储存于内存单元中的帧数据进行读取，并送至在协议解读设备；
[0094]步骤4，由协议解读设备上运行的协议解读软件根据协议类型对内存单元中存储的帧数据进行协议解读。
[0095]本实施方式中，所述PLD单元为现场可编程门阵列芯片，步骤2可采用下述具体的步骤:
[0096]将所述两路光信号中的另一路光信号进行光电转换；
[0097]将光电转换后的电信号传输至进行时钟数据同步；
[0098]将进行时钟数据同步后的串行数据转换为并行数据；
[0099]将所述并行数据经过PLD单元缓冲后，写入所述内存单元中。
[0100]将所述两路光信号中的另一路光信号所携带的连续多帧完整的帧数据存储在内存单元中。
[0101]本实施方式中，若所述PLD单元为带高速收发器硬核(SERDES)的现场可编程门阵列芯片，此时，步骤2还可采用下述步骤完成:
[0102]将所述两路光信号中的另一路光信号进行光电转换；
[0103]将光电转换后的电信号传输至PLD单元，进行时钟数据同步、并将进行时钟数据同步后的串行数据转换为并行数据、并且对并行数据进行缓冲，然后写入所述内存单元中。
[0104]本实施方式中，所述步骤3中，所述中央处理器对储存于内存单元中的帧数据进行读取，是指所述中央处理器通过PLD单元读取内存单元中的帧数据，包括步骤:
[0105]PLD单元读取内存单元中的帧数据并储存；
[0106]中央处理器读取PLD单元储存的帧数据。
[0107]本实施方式中，所述步骤4中对帧数据进行协议解读是指提取帧数据净荷和开销中与被解读协议相关区域的值，并连续显示多帧完整的帧数据内与被解读协议相关的值，以方便操作者直观地进行解读，满足基于SONET的多业务传输协议的解读要求。
[0108]本实施方式中，所述触发条件和协议解读指令是通过协议解读设备进行设定的。
[0109]本实施方式中，所述的基于SONET的多业务传输协议解读装置中存储的连续η帧完整的帧数据为SONET同步数字体系帧数据，包括完整的净负荷和开销内容。
[0110]所述连续多帧完整的帧数据的帧数目由业务速率及内存单元的存储容量决定。修改内存单元的容量，即可满足不同业务、不同帧数的要求。
[0111]本发明中的具体的协议类型可为与SONET封装相关的技术、标准、协议等。如:虚级联VC、链路容量调整方案LCAS、链路接入规程-同步数字体系LAPS-SHD、高级数据链路控制HDLC、通用成帧程序GFP。
[0112]所述协议解读软件的实现比较灵活，可以根据解读的协议类型，确定界面的设计方式。
[0113]在本发明提供的基于SONET的多业务传输协议解读方法中，协议本身的变化或者出现新的协议类型时，只需要更改软件涉及，就可以满足新的需求，支持新出现的协议类型。还可以通过改变MSTP协议解读装置内存单元的容量和带宽，支持更高的业务速率，更大的存储深度。
[0114]以上所述，仅为本发明较佳的【具体实施方式】，但本发明的保护范围并不局限于此，任何熟悉本【技术领域】的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
【权利要求】
1.一种基于30肥I的多业务传输协议解读装置，所述装置包括光输入端、光输出端、光电接收单元、光纤分路器、时钟数据同步单元、串并转换单元、？10单元、内存单元、中央处理器和运行协议解读软件的协议解读设备；其中， 光纤分路器，用于将从光输入端输入的光信号分成两路光信号，其中一路光信号通过光输出端输出，另一路光信号发送至光电接收单元；所述光信号携带完整的帧数据； 时钟数据同步单元，与光电接收单元相连接，用于对输入的光电转换后的电信号进行时钟数据同步； 串并转换单元，用于将从时钟数据同步单元输入的串行数据转换为并行数据，并输出至？！！?单元； ？10单元，用于对所述并行数据进行缓冲，并写入内存单元中；在中央处理器控制下读取内存单元中存储的帧数据并存储，然后送至中央处理器； 中央处理器，与所述单元和协议解读设备连接，根据协议解读设备发送的协议解读指令读取单元传输的帧数据，并送至协议解读设备； 协议解读设备，向中央处理器发送协议解读指令；接收中央处理器传输的帧数据，由该协议解读设备上运行的协议解读软件根据协议类型对所述帧数据进行协议解读。
2.—种如权利要求1所述的装置，所述？03单元包括？1？0单元、内存单元接口单元和中央处理器接口单元；其中， ？1？0单元，与串并转换单元和内存单元接口单元连接，用于将串并转换单元输入的帧数据进行缓冲并通过内存单元接口单元传输至内存单元；用于将通过内存单元接口单元读取的内存单元中的帧数据进行储存，并传输至中央处理器接口单元； 中央处理器接口单元，与单元和所述中央处理器连接，接收单元传输的帧数据，并传输至中央处理器。
3.一种如权利要求2所述的装置，所述中央处理器包括网络接口，所述中央处理器通过该网络接口与所述协议解读设备连接。
4.一种如权利要求1-3其中之一所述的基于30肥！'的多业务传输协议解读装置执行协议解读的方法，包括步骤: 接收从被测设备输出的光信号，并通过光纤分路器将输入的光信号分成两路光信号，其中一路光信号用于输出，以保证正常的业务运行； 另一路光信号用于协议解读，根据预先设置的触发条件，将两路光信号中的另一路光信号中相关的连续多帧完整的帧数据存储在内存单元中； 根据协议解读指令，中央处理器对储存于内存单元中的帧数据进行读取，并送至协议解读设备； 由协议解读设备上运行的协议解读软件根据协议类型对所述帧数据进行协议解读。
5.—种如权利要求4所述的方法，将相关的连续多帧完整的帧数据存储在内存单元中，包括步骤: 将所述两路光信号中的另一路光信号进行光电转换； 将光电转换后的电信号进行时钟数据同步； 将进行时钟数据同步后的串行数据转换为并行数据； 将所述并行数据经过单元缓冲后，写入所述内存单元中。
6.—种如权利要求4所述的方法，将相关的连续多帧完整的帧数据存储在内存单元中，包括步骤: 将所述两路光信号中的另一路光信号进行光电转换； 将光电转换后的电信号传输至PLD单元，进行时钟数据同步、并将进行时钟数据同步后的串行数据转换为并行数据、并且对并行数据进行缓冲，然后写入所述内存单元中。
7.—种如权利要求4所述的方法，所述协议解读包括: 提取帧数据净荷和开销中与被解读协议相关区域的值； 连续显示多帧完整的帧数据内与被解读协议相关的值，以便于进行直观的解读。
8.—种如权利要求4所述的方法，所述触发条件和协议解读指令是通过协议解读设备进行设定的。
9.一种如权利要求4所述的方法，所述中央处理器对储存于内存单元中的帧数据进行读取，包括步骤: PLD单元读取内存单元中的帧数据并储存； 中央处理器读取PLD单元储存的帧数据。
【文档编号】H04L29/06GK104410638SQ201410715135
【公开日】2015年3月11日 申请日期:2014年12月1日 优先权日:2014年12月1日
【发明者】唐海龙 申请人:四川中时代科技有限公司