一种实现像素物理合并的结构和方法
【专利摘要】本发明提供一种实现物理像素合并的图像传感器结构，包含像素单元电路阵列和滤波片，滤波片覆盖阵列中的所有像素，所述阵列由多个满足最小BAYER图案和红、蓝、绿三种颜色排列的像素单元电路组合扩展而成，每个像素单元电路含4个像素，一个像素单元电路只覆盖一种颜色的滤波片，且按最小正方形阵列间隔排列。本发明提供了实现物理像素合并的方法，通过控制所述像素单元电路中的外围电路，实现同时读取4个像素的信号，完成物理合并。本发明提供的结构和实现方法采用物理合并，实现光电子的直接合并，避免引入数模转换的误差，不需要特殊的数据算法和复杂的外围电路，有利于使用共享晶体管像素的新架构将像素单元的尺寸进一步缩小。
【专利说明】一种实现像素物理合并的结构和方法
【技术领域】
[0001]本发明涉及CMOS图像传感器领域，特别涉及一种实现像素物理合并的结构和方法。
【背景技术】
[0002]图像传感器是相机的重要组成部分。传统相机中图像传感器是通过胶片来实现的，而现代数码相机中，图像传感器是通过CMOS或者CCD图像传感器来实现的。
[0003]CMOS图像传感器的像素单元是图像传感器实现感光的核心器件，通常包括:实现光电转换的感光单元光电二极管和一系列作用为传输、转换和放大和控制感光单元信号的晶体管。传统的CMOS图像传感器中每像素使用3到4颗晶体管。
[0004]随着越来越多移动设备配备摄像头，嵌入式应用的CMOS成像技术正在迅速发展。对于一个像素单元来说，如果该像素单元的面积越大，则对应更加优秀的灵敏度和动态范围，而在移动设备上的应用即要求传感器轻便可靠，对传感器大小有更高要求。这就需要通过共享晶体管像素的新架构将像素单元的尺寸再度缩小。新的CMOS成像技术每像素将使用少于2颗或更少的晶体管，同时兼顾图像质量，采用一切可能的技术来提高图像传感器像素的动态范围。
[0005]当在白天强光下拍摄时，由于室外光线较足，图像传感器的成像没有问题，而在阴天、室内或晚间拍摄时，由于所处环境光线较弱，图像传感器接受到的光照少，需要提高低光照性以提升图像质量。
[0006]在一定的像素总数条件下，现有技术中已有的提高图像传感器像素的低光照性的方法有很多。主要的解决方案包括:
[0007]1)通过软件数据处理实现:调整曝光算法:延长曝光时间；放大信号增益；
[0008]2)通过硬件改进实现:改变像素尺寸。
[0009]这些方案的效果，或者提高低光照性的同时也提高了噪声，或者需要更改硬件尺寸而直接影响产品外观，结果都不甚理想。
【发明内容】
[0010]本发明所要解决的技术问题是，在一个尺寸已确定的图像传感器中实现像素物理合并，提升像素的低光照性，改善图像质量。
[0011]为了解决上述问题，本发明提出一种图像传感器结构，包含像素单元电路阵列和滤波片，滤波片覆盖阵列中的所有像素，所述阵列由多个满足最小BAYER图案和红、蓝、绿三种颜色排列的像素单元电路组合扩展而成，每个像素单元电路含4个像素，其特征在于，一个像素单元电路中的像素只覆盖一种颜色的滤波片，接收与覆盖的滤波片对应颜色的光，且按最小正方形阵列间隔排列；
[0012]可选的，所述滤波片分红、蓝、绿三种颜色，对应的，被覆盖的像素单元电路接受红、蓝和绿中滤波片对应的一种颜色的光；
[0013]可选的，所述像素单元电路中除4个像素外，还有包含由7个共用晶体管组成的外围电路，所述像素单元电路是1.75T的4合1像素单元电路；
[0014]优选的，所述像素单元电路的外围电路所包含的7个晶体管为:
[0015]1.4个读出开关晶体管；
[0016]2.1个复位晶体管；
[0017]3.1个行选晶体管；
[0018]4.1个源跟随晶体管；
[0019]可选的，任意一个像素单元电路形成一个3X3的最小正方形阵列，像素单元电路的4个像素占据正方形的4个顶角位置，阵列的其余位置空缺；
[0020]可选的，所述满足最小BAYER图案和颜色排列的像素单元电路组合是由4个像素单元电路重叠组成的4X4的矩阵，红、蓝、绿三色像素单元电路按BAYER图案和颜色进行排插，包含绿色的像素单元电路2个，红色和蓝色的像素单元电路各一个；
[0021]可选的，所述的图像传感器阵列由多个满足最小BAYER图案和红、蓝、绿三种颜色排列的像素单元电路组合平行拼接，扩展而成，各个组合的边界没有重叠。
[0022]为了解决上述问题，本发明提出一种实现像素单元电路物理像素合并的方法，所述像素单元电路含4个像素及外围电路，其特征在于，通过控制外围电路，同时实现4个像素的曝光和数据读出，完成4个像素的物理合并；
[0023]可选的，通过调整读出时序，控制像素单元电路中的外围电路；
[0024]优选的，所述读出时序为:首先，4个读出开关晶体管同时关断，开始像素曝光；曝光完成后，打开复位晶体管，读出复位信号；再同时打开4个读出开关晶体管，4个像素信号在合并成一个信号后直接读出。
[0025]现有技术的图像传感器是指将光信号转换为电信号的装置。
[0026]常规的CMOS图像传感器的像素单元电路是图像传感器实现感光的核心器件，通常包括:实现光电转换的感光单元光电二极管和一系列作用为传输、信号转换和放大、控制的外围电路。传统的CMOS图像传感器中每像素使用3到4颗晶体管作为外围电路，称为3T或4T像素单元电路。
[0027]随着越来越多移动设备配备摄像头，嵌入式应用的CMOS成像技术正在迅速发展。对于一个像素单元来说，如果该像素单元的面积越大，则必然的，能够有更加优秀的灵敏度和更大的动态范围。然而由于移动设备的应用要求传感器轻便可靠，对传感器大小有着很高的要求，限制了大尺寸器件的选用。于是，业界更是不遗余力的追求像素单元电路尺寸的不断缩小，包括需要通过共享晶体管像素作为外围电路的新架构将像素单元的尺寸再度缩小。于是新的CMOS成像技术每像素将平均分摊，共享外围电路晶体管，使得平均每像素使用少于2颗或更少的晶体管，同时还能兼顾图像质量。
[0028]在一定的像素总数条件下，现有技术中已有的提高图像传感器像素的低光照性的方法有很多，下面列出几种典型方法:
[0029]方法一:采用自动曝光算法，延长低光照条件下图像传感器像素的曝光时间。这种方法能够对低光照条件下的信号质量有一定的提升，但是随着曝光时间的延长，像素信号中的暗电流水平增加，抑制了信号质量的大幅提升。
[0030]方法二:采用自动曝光算法，提高低光照条件下图像传感器像素的模拟信号的放大增益。但这种方法在放大信号的同时也放大了噪声，这样便抑制了信号质量的大幅提升
[0031]方法三:采用大尺寸的像素。但这往往受到实际应用，尤其是移动设备中嵌入式应用的限制。
[0032]上述现有技术均是使用BAYER像素阵列作为像素排列的方法。所谓BAYER像素阵列是(XD或CMOS传感器实现彩色图像拍摄的主要技术之一。它是一个4X4的像素阵列，由8个绿色、4个蓝色和4个红色像素组成，通常的像素阵列都是这种排列方法。
[0033]由上述现有技术可知，通常在低光照条件下提高像素的低光照性的方案主要是数字合并模式，其方法为:首先，将像素阵列内的像素覆盖上按BAYER图案制作的彩色滤波片，形成BAYER像素阵列，如图1所示:R为接受红色光的像素，G为接受绿色光的像素，B为接受蓝色光的像素。随后，对像素进行数字合并，即在低光照条件下，通过外围数字电路的处理，把某一像素周围相邻的3个相同色的像素的值加在一起，4个像素作为1个像素输出。如图2所示，在低光照条件下，红色像素R00的输出是R00和周围相邻的3个红色像素R02，R22和R20之和；同理，蓝色像素B11的输出是B11和周围相邻的3个蓝色像素B13，B31和B33之和；绿色像素G01的输出是G01和周围相邻的3个绿色像素G03，G23和G21之和，而另一个绿色像素G10的输出是G10和周围相邻的3个绿色像素G12，G32和G30之和。这种方案适用性广，对任何一种像素电路都适用。也具有一定的效果。但是，上述合并实际上是数字合并，需要专门的数字电路进行数据处理。其结果是使电路复杂化，需要更多的辅助处理晶体管。这系列的解决方法与通过使用共享晶体管像素的新架构将像素单元的尺寸再度缩小的技术进步趋势不相符合。更重要的是，数据处理往往是模拟信号到数字信号的转换，进行上述转换势必会引入数据读出时模拟通道对数据的影响，进而影响数据的准确性。
[0034]本发明的技术方案是用一种硬件物理像素合并的方式提高像素电路的低光照性。
[0035]本方案采用了一种1.75T的4合一的像素单元电路，如图2所示，该套电路由以下基本元件组成:
[0036]1)4个光电二极管，即4个像素
[0037]2)4个像素的读出开关晶体管
[0038]3)1个复位晶体管
[0039]4) 1个行选晶体管
[0040]5)1个源跟随晶体管
[0041]整套电路中除了 4个像素外，其余的7个晶体管为4个像素的共用晶体管，由它们组成4个像素的外围电路，即每个像素的有效晶体管数为1.75T。本发明涉及的像素单元电路，其单个像素的有效晶体管数少，在单个像素单元尺寸固定的条件下，较少有效晶体管数的单元可以通过提高单个像素的面积，提高感光面积。
[0042]如图3所示，PD1?PD4为四个光电二极管的像素；每个像素分别串联一个对应的读出开关晶体管(TX1?TX4)后并联至同一根输出线；该输出线与复位管、源跟随晶体管的栅极相连；源跟随晶体管与行选晶体管串联，两者同时开启时实现信号输出。
[0043]单个像素单元电路的排列如下，如图4所示。每个像素单元电路中像素以最小正方形阵列，即九宫格的形式排列。这是个3X3的阵列。4个像素位于正方形的四个顶角位置，且两两间隔。
[0044]为了提高像素的低光照特性，在采用这种电路的基础上，每个像素电路中的4个像素滤波片着色相同。单个像素单元电路只覆盖一种滤色片，所以上述单个像素单元电路只可以接受红、绿、蓝中一种颜色的光。
[0045]由于一个像素单元电路共用一套外围电路，在低光照条件下，4个着色相同的ro管可以同时进行曝光和读出，PD1、2、3、4的信号在物理上合成一个信号直接读出，没有中间的数模转换的过程，实现了低光照条件下4个相同着色的像素的物理合并。
[0046]由4个这种像素单元电路，其中绿色的像素单元电路2个，红色和蓝色的像素单元电路各一个，可以组成的一个4X4的像素单元电路组合矩阵。该矩阵按最小BAYER图案和颜色排列，红、蓝、绿三色的像素单元电路按BAYER图案和颜色进行排插，叠加组合在一起，矩阵中每行每列都填上BAYER对应的颜色，构成与图1相同的BAYER阵列，如图5所示。
[0047]该阵列在正常光照下，一个像素单元电路的4个像素信号逐个读出；在低光照条件下，可以把一个像素单元电路的4个像素物理合并，作为1个像素读出。
[0048]与现有技术相比，这发明的技术方案，其优点在于:
[0049]1.采用物理合并，是光电子的直接合并，减少读出通道中数模转换引入的误差；
[0050]2.不需要特殊的数据算法处理和复杂的外围电路，仅通过对像素单元电路的外围电路读出时序的控制，就可以直接完成4个像素的合并，使通过使用共享晶体管像素的新架构将像素单元的尺寸再度缩小的技术进步实践得以继续。
[0051]3.在正常光照下，每个像素逐个读出，仍然保持原像素数的分辨率。
【专利附图】
【附图说明】
[0052]图1是BAYER像素阵列的示意图。
[0053]图2是像素数字合并的示意图。
[0054]图3是本发明的1.75T四合一像素单元电路的示意图。
[0055]图4是本发明的单个像素单元电路中4个像素排列方式的示意图。
[0056]图5是本发明按最小BAYER图案和颜色排列的像素单元电路组合的示意图。
[0057]图6是实现物理像素合并的读出时序示意图。
【具体实施方式】
[0058]为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
[0059]其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
[0060]本方案采用了一种1.75T的4合一的像素单元电路，如图3所示，该套电路由以下基本元件组成:
[0061]1)4个光电二极管，即4个像素
[0062]2)4个像素的读出开关晶体管
[0063]3)1个复位晶体管
[0064]4) 1个行选晶体管
[0065]5)1个源跟随晶体管
[0066]整套电路中除了 4个像素外，其余的7个晶体管为4个像素的共用晶体管，由它们组成4个像素的外围电路，即每个像素的有效晶体管数为1.75T。本发明涉及的像素单元电路，其单个像素的有效晶体管数少，在单个像素单元尺寸固定的条件下，较少有效晶体管数的单元可以通过提高单个像素的面积，提高感光面积。
[0067]如图3所示，PD1?PD4为四个光电二极管的像素；每个像素分别串联一个对应的读出开关晶体管(TX1?TX4)后并联至一根输出线；该输出线与复位管、源跟随晶体管的栅极相连；源跟随晶体管与行选晶体管串联，两者同时开启时实现信号输出。
[0068]接着，一个像素单元电路中的4个像素按如图4所示排列，每个像素之间间隔1个像素形成正方形，每个像素位于正方形的一个顶角位置。每个像素电路中的4个像素滤波片着色相同。单个像素单元电路只覆盖一种滤色片，所以上述单个像素单元电路只可以接受红、绿、蓝中一种颜色的光。
[0069]然后，由四个像素单元电路，其中2个绿色，一个蓝色和一个红色，按照图5所示的方法形成一个4*4的像素阵列，组成像素单元电路组合。该阵列为一个最小的BAYER图案阵列。矩阵中的每行、每列都有对应的着色像素填充。
[0070]由多个上述像素单元电路组合，通过平行拼接，可以扩展成所需要的图像传感器阵列。扩展时，各个组合的边界直接拼接，没有重叠。
[0071]在低光照条件下，对某一个像素单元电路按图6所示的读出时序进行曝光和数据读出。
[0072]首先，触发TRIG信号开启，像素单元电路的电源接通。
[0073]T0时刻之前，行选晶体管、复位晶体管以及4个像素的读出开关晶体管全部关闭，像素曝光。
[0074]T0时刻，发出行选信号R0W_UNIT，行选晶体管，该像素单元电路被选中；
[0075]T1时刻，发出复位信号RX_UNIT脉冲，复位晶体管读出复位信号；T2时刻，同时发出4个读出信号脉冲:TX1_UNIT、TX2_UNIT、TX3_UNIT、TX4_UNIT，读出开关晶体管读出把一个像素单元电路中的相同着色的4个相邻像素的信号作为一个信号读出；
[0076]T2时刻，行选信号R0W_UNIT关闭。
[0077]以上介绍的仅仅是基于本发明的较佳实施例，并不能以此来限定本发明的范围。任何对本发明的装置作本【技术领域】内熟知的部件的替换、组合、分立，以及对本发明实施步骤作本【技术领域】内熟知的等同改变或替换均不超出本发明的揭露以及保护范围。
【权利要求】
1.一种实现物理像素合并的图像传感器结构，包含像素单元电路阵列和滤波片，滤波片覆盖阵列中的所有像素，所述阵列由多个满足最小BAYER图案和红、蓝、绿三种颜色排列的像素单元电路组合扩展而成，每个像素单元电路含4个像素，其特征在于，一个像素单元电路中的像素只覆盖一种颜色的滤波片，接收与覆盖的滤波片对应颜色的光，且按最小正方形阵列间隔排列。
2.如权利要求1所述的一种实现物理像素合并的图像传感器结构，其特征在于，所述滤波片分红、蓝、绿三种颜色，对应的，被覆盖的像素单元电路只接受红、蓝和绿中滤波片对应的一种颜色的光。
3.如权利要求1所述的一种实现物理像素合并的图像传感器结构，其特征在于，所述像素单元电路中除4个像素外，还有包含由7个共用晶体管组成的外围电路，所述像素单元电路是1.75T的4合I像素单元电路。
4.如权利要求3所述的一种实现物理像素合并的图像传感器结构，其特征在于，所述像素单元电路的外围电路所包含的7个晶体管为: 1)4个读出开关晶体管； 2)I个复位晶体管； 3)I个行选晶体管； 4)I个源跟随晶体管。
5.如权利要求1所述的一种实现物理像素合并的图像传感器结构，其特征在于，任意一个像素单元电路形成一个3 X 3的最小正方形阵列，像素单元电路的4个像素占据正方形的4个顶角位置，阵列的其余位置空缺。
6.如权利要求1所述的一种实现物理像素合并的图像传感器结构，其特征在于，所述满足最小BAYER图案和颜色排列的像素单元电路组合是由4个像素单元电路重叠组成的4X4的矩阵，红、蓝、绿三色像素单元电路按BAYER图案和颜色进行排插，包含绿色的像素单元电路2个，红色和蓝色的像素单元电路各一个。
7.如权利要求1所述的一种实现物理像素合并的图像传感器结构，其特征在于，所述的图像传感器阵列由多个满足最小BAYER图案和红、蓝、绿三种颜色排列的像素单元电路组合平行拼接，扩展而成，各个组合的边界没有重叠。
8.一种实现像素单元电路物理像素合并的方法，所述像素单元电路含4个像素及外围电路，其特征在于，通过控制外围电路，同时实现4个像素的曝光和数据读出，完成4个像素的物理合并。
9.如权利要求8所述的一种实现物理像素合并的方法，其特征在于，通过调整读出时序，控制像素单元电路中的外围电路。
10.如权利要求9所述的一种实现物理像素合并的方法，其特征在于:所述读出时序为:首先，4个读出开关晶体管同时关断，开始像素曝光；曝光完成后，打开复位晶体管，读出复位信号；再同时打开4个读出开关晶体管，4个像素信号在合并成一个信号后直接读出。
【文档编号】H04N5/378GK104486602SQ201410856706
【公开日】2015年4月1日 申请日期:2014年12月29日 优先权日:2014年12月29日
【发明者】雷冬梅 申请人:上海集成电路研发中心有限公司, 成都微光集电科技有限公司