双端口的pos协议一致性测试pxi板卡的测试装置制造方法
【专利摘要】本实用新型提供一种双端口的POS协议一致性测试PXI板卡的测试装置，包括：底板、前面板和数据解析板；其中测试电路安装在底板和数据解析板上，包括：数据发送缓存、数据接收捕获缓存、CPU模块、PXI总线模块、电源模块和时钟发生模块、DPRAM模块、FPGA模块、POS接口模块、光电转换模块、信号调理模块。本实用新型解决了由于不同速率POS协议一致性测试需要不同速率的测试板卡而导致的测试板卡需要过多，测试设备复杂的问题，在测试时候仅需要更换不同测试波长，不同测试数率的光电模块，软件上配置接口的不同速率，即可实现对不同速率的POS链路协议一致性测试。
【专利说明】双端口的POS协议一致性测试PXI板卡的测试装置
【技术领域】
[0001] 本实用新型涉及一种对P0S链路进行测试的装置，尤其是双端口的P0S协议一致 性测试PXI板卡的测试装置。
【背景技术】
[0002] POS (IP over SDH)技术是指通过SDH高速传输通道直接传送IP分组，P0S技术 主要应用于数据传输骨干网，使用PPP点到点协议将IP数据包映射到SDH帧上，按各次群 相应的线速率进行连续传输，其网络主要由大容量的高端路由器经由高速光纤传输通道连 接而成。这种技术实际上是对传统IP网络概念的延续，完全兼容传统的IP协议体系，只是 在物理通道上借助SDH提供的点到点物理连接，从而使速率提高到Gbit/s量级，P0S技术 现在和今后都将是非常重要的IP网络传输手段。对P0S链路进行测试是非常有必要的，对 P0S链路测试主要包括2个方面的测试：即SDH层的测试和IP层的测试。
[0003] 目前存在的问题在于，国内与P0S相关的板装置或者仪器都是用于通信方面的， 用于测试方面的目前几乎没有，现有测试板装置或仪器要么专用于IP测试要么用于SDH测 试，想要在一块3U PXI板装置中完成多种不同速率的SDH层的测试和IP层的测试还未见 到相关产品或者报道。 实用新型内容
[0004] 本实用新型的目的在于解决测试不同速率的P0S网络性能及其设备时候需要更 换不同速率的测试板装置，解决了不同链路时间标签同步的问题。
[0005] 本实用新型解决其技术问题所采用的技术方案是：双端口的P0S协议一致性测试 PXI板卡的测试装置，包括：底板，在底板上安装的前面板和同样安装在底板上的数据解析 板；其中测试电路安装在底板和数据解析板上，包括存放、发送数据帧的数据发送缓存，接 收帧数据并存放其中的数据接收捕获缓存，CPU模块、PXI总线模块、电源模块和时钟发生 模块，测试电路还包括能使光信号和电信号之间相互转换的光电转换模块，将模拟信号变 换为数字信号的信号调理模块，用于实现IP数据包和SDH帧的映射和去映射的P0S接口模 块，完成对SDH层和IP层数据帧及开销的处理的FPGA模块，存放本地CPU和上位机的交互 数据的DPRAM模块；所述的P0S接口模块、数据发送缓存、数据接收捕获缓存、CPU模块均与 FPGA模块连接；信号调理模块连接光电转换模块和P0S接口模块；DPRAM模块连接CPU模块 和PXI总线模块，时钟发生模块连接P0S接口模块、FPGA模块和CPU模块，电源电路连接整 个模块电路。
[0006] 进一步，所述的光电转换模块为RTXM192-401或RTXM159-403或RTXM159-151。
[0007] 进一步，所述的P0S接口模块中的接口芯片采用多速率接口芯片PM5360。
[0008] 进一步，所述的底板上安装有2个SFP插座，2个高密插座，2个数据传输接口。
[0009] 本实用新型解决了由于不同速率P0S协议一致性测试需要不同速率的测试板装 置，而导致的测试板装置需要过多，测试设备复杂，板卡之间时钟不同步的问题，在测试时 候仅需要更换不同测试波长，不同测试数率的光电模块，软件上配置接口的不同速率，即可 实现对不同速率的POS链路协议一致性测试。
[0010] 本实用新型的有益效果是：仅需要一块P0S测试板装置，即可完成STM-1，STM-4， STM-16不同速率上的P0S协议一致性测试和上、下行P0S性能测试，而不需要多块不同速率 的P0S测试板装置，并解决了由多块板装置导致的时间时钟不同步的问题，测试设备简化。
【专利附图】
【附图说明】
[0011] 图1为本实用新型的电路原理框图；
[0012] 图2为本实用新型的结构示意图。
【具体实施方式】
[0013] 下面结合附图和实施例对本实用新型进一步说明。
[0014] 图1是实用新型的电路模块设计功能框图，整个电路模块包括：存放、发送数据帧 的数据发送缓存，接收帧数据并存放其中的数据接收捕获缓存，(PU模块、PXI总线模块、电 源模块和时钟发生模块，测试电路还包括能使光信号和电信号之间相互转换的光电转换模 块，将模拟信号变换为数字信号的信号调理模块，用于实现IP数据包和SDH帧的映射和去 映射的P0S接口模块，完成对SDH层和IP层数据帧及开销的处理的FPGA模块，存放本地CPU 和上位机的交互数据的DPRAM模块；所述的P0S接口模块、数据发送缓存、数据接收捕获缓 存、CPU模块均与FPGA模块连接；信号调理模块连接光电转换模块和P0S接口模块；DPRAM 模块连接CPU模块和PXI总线模块，时钟发生模块连接P0S接口模块、FPGA模块和CPU模 块，电源电路连接整个模块电路。
[0015] 在图1中，P0S测试板装置主要包括上行通道和下行通道两方面的电路处理。在 方向上将IP数据包封装在SDH帧中，然后送到SDH传输网上；在接收方向上将封装在SDH 帧中的IP数据包提取出来送到协议处理单元或进行SDH层次的帧开销处理。
[0016] 在输入方向上，从单模或者多模光纤传入的光信号经光电转换模块转换后送入信 号调理模块，信号调理模块将模拟信号变换为数字信号后发送到P0S接口模块中，完成定 时处理、帧同步、去映射，从输入比特流中提取出SDH帧并进而恢复出PPP帧，并按接口缓存 于内部FIFO中。FPGA模块中的IP数据处理模块通过读取P0S接口模块的FIFO,获得PPP 帧并完成PPP相关处理，恢复出IP报文，同时将协议报文进行进一步处理，或实时存储或进 行数据匹配识别。
[0017] 在输出方向上，要发送的IP数据报文在FPGA模块内部完成协议报文并且封装成 PPP帧，然后送往SDH接口处理电路，接口处理电路完成净荷到SDH帧的映射，最后经电光转 换通过光纤送到外部SDH网络。
[0018] 电路中光电转换模块主要实现光信号和电信号之间的转换。
[0019] P0S接口模块的主要功能就是实现IP数据包与SDH帧的映射及去映射过程，主要 包括：对SDH帧进行去开销和拆帧处理，输出SDH网管信息并提取出PPP帧；以PPP帧数据 为净荷，加上SDH帧开销信息，形成SDH帧进行发送。
[0020] 在本实用新型中接口处理芯片采用了多速率接口芯片PM5360。PM5360是SONET 0C48/ 0C12/ 0C3接口的解串行芯片，执行串并转换和帧检测功能、加解扰功能。PM5360将 接收到的最高为2. 488Gb/s的串行比特码流转换成低速并行字节码流。其工作主要包括串 行输入、串并转换、帧检测和32位并行输出，并同时支持发送到接收的诊断环回和接收到 发送的线路环回，最多可以支持高达4路STM-16帧数据收发。
[0021] FPGA模块是测试装置的核心模块所在，在FPGA模块中，完成对SDH层和IP层数据 帧及开销的处理，包括映射、去映射、复用、解复用、IP数据成帧、解帧、仿真等，还包括对数 据的线速发生、实时捕获处理等，在本实用新型中测试速率最高可以支持2. 488Gb/s数据 流。
[0022] DDR3内存条作为接收数据捕获缓存，将接收的帧数据存放到中以便于下一步的处 理。
[0023] 数据发送缓存采用同步SRAM存放发送数据帧以实现硬件的快速读取。
[0024] CPU模块实现的是对底层寄存器的控制及统计数据的初次累加，实现与PXI总线 的交互，完成底层数据与PXI总线主机侧的交互。
[0025] DPRAM模块中存放本地CPU和上位机的交互数据。
[0026] 电源模块采用LM6416电源电路并产生本测试板装置所需要的1. 2V、1. 8V、2. 5V、 3. 3V电源。
[0027] 时钟发生模块产生本测试装置所需要的时钟信号，包括CPU所需要的12M时钟和 FPGA模块所需要的50M，125M，200M时钟，时钟除用有源高精度晶振外，还使用了 PXI总线模 块提供的33M时钟。
[0028] 图2是本实用新型的结构设计框图，本实用新型主要由两块电路板组成，数据解 析板2和底板3组成。数据解析板2包括FPGA模块，数据发送缓存，数据接收捕获模块，CPU 模块；底板3包括电源模块、信号调理模块、PXI总线模块。
[0029] 在图2所示实施例中，在底板上安装前面板1，两个SFP插座也安装在底板3上，光 电转换后的差分数据线通过高密插座XI送到数据解析板2上的FPGA中进行解析。整个板 上数据通过P1和P2 口与PXI总线进行交互。光电转换模块选用了武汉电信器件有限公司 的RTXM192-401 (2. 5G光电/电光转换模块)、RTXM159-403 (622M光电/电光转换模块)和 RTXM159-151 (155M光电/电光转换模块)，测试时候只需要选用不同光电转换模块，采用匹 配的单模或者多模光纤，电路自动切换到匹配的测试通道电路，软件自动选择不同的速率 设置控制，即可实现对不同速率的P0S链路协议一致性测试。本实用新型采用双端口结构， 使得在FPGA模块时间标签设计中可以采用同一时钟对两个通信链路进行同源时间标签计 数，避免了不同板装置需要解决的时钟同步问题。
【权利要求】
1. 一种双端口的POS协议一致性测试PXI板卡的测试装置，包括：底板，在底板上安装 的前面板和同样安装在底板上的数据解析板；其中测试电路安装在底板和数据解析板上， 包括存放、发送数据帧的数据发送缓存，接收帧数据并存放其中的数据接收捕获缓存，CPU 模块、PXI总线模块、电源模块和时钟发生模块，其特征在于：测试电路还包括能使光信号 和电信号之间相互转换的光电转换模块，将模拟信号变换为数字信号的信号调理模块，用 于实现IP数据包和SDH帧的映射和去映射的P0S接口模块，完成对SDH层和IP层数据帧 及开销的处理的FPGA模块，存放本地CPU和上位机的交互数据的DPRAM模块；所述的P0S 接口模块、数据发送缓存、数据接收捕获缓存、（PU模块均与FPGA模块连接；信号调理模块 连接光电转换模块和P0S接口模块；DPRAM模块连接CPU模块和PXI总线模块，时钟发生模 块连接P0S接口模块、FPGA模块和CPU模块，电源电路连接整个模块电路。
2. 根据权利要求1所述的双端口的P0S协议一致性测试PXI板卡的测试装置，其特征 在于：所述的光电转换模块为RTXM192-401或RTXM159-403或RTXM159-151。
3. 根据权利要求1所述的双端口的P0S协议一致性测试PXI板卡的测试装置，其特征 在于：所述的P0S接口模块中的接口芯片采用多速率接口芯片PM5360。
4. 根据权利要求2所述的双端口的P0S协议一致性测试PXI板卡的测试装置，其特征 在于：底板上安装有2个SFP插座，2个高密插座，2个数据传输接口。
【文档编号】H04J3/06GK203896368SQ201420120787
【公开日】2014年10月22日 申请日期:2014年3月17日 优先权日:2014年3月17日
【发明者】段美霞 申请人:华北水利水电大学