一种用于智能变电站同步测试的时钟同步装置制造方法
【专利摘要】本实用新型公开了一种用于智能变电站同步测试的时钟同步装置，属于电力系统时间基准【技术领域】，该装置包括GPS接收模块、单片机、FPGA、输出模块，所述GPS接收模块、单片机、FPGA、输出模块依次连接，所述GPS接收模块、单片机、FPGA均与逻辑控制电路连接。本实用新型有效解决了现有时间同步装置存在的同步方式单一、对时时间长，无法充分利用智能变电站全站同步时钟源的输出信号以及设备成本较高的问题，满足了电力系统各类装置时间同步测试的同步触发要求。
【专利说明】
【技术领域】
[0001] 本实用新型涉及电力系统时间基准【技术领域】，特别是一种用于智能变电站同步 测试的时钟同步装置。 一种用于智能变电站同步测试的时钟同步装置
【背景技术】
[0002] 智能变电站的快速发展，对时间同步装置提出了更高的要求，迫切需要准确、安 全、可靠、高效的时间同步装置，为智能变电站各类设备的运行和测试提供精确的时间基 准。现有的时间同步装置一般采用内部集成GPS接收模块，通过控制器将GPS时间报文解析 后，再发出时间报文和时间同步脉冲的方式，但其无法充分利用智能变电站全站同步时钟 源的输出信号，只能单一的利用GPS天线接收一种时间基准信号，输入形式单一，对时时间 长，严重制约了智能变电站同步测试的效率，且每套时间装置都需配置一套GPS时钟天线， 设备成本较高。
【发明内容】
[0003] 本实用新型所要解决的技术问题是，针对现有技术不足，提供一种用于智能变电 站同步测试的时钟同步装置，有效解决现有时间同步装置存在的同步方式单一、对时时间 长，无法充分利用智能变电站全站同步时钟源的输出信号以及设备成本较高的问题，满足 电力系统各类装置时间同步测试的同步触发要求。
[0004] 为解决上述技术问题，本实用新型所采用的技术方案是：一种用于智能变电站同 步测试的时钟同步装置，包括GPS接收模块、单片机、FPGA、输出模块，所述GPS接收模块、单 片机、FPGA、输出模块依次连接，所述GPS接收模块、单片机、FPGA均与逻辑控制电路连接。
[0005] 还包括IRIG-B码接收模块；所述IRIG-B码接收模块与所述逻辑控制电路连接。
[0006] 所述IRIG-B码接收模块包括TTL接收电路、RS422接收电路和光纤接收电路，所述 TTL接收电路包括缓冲器和与所述缓冲器连接的第一光耦隔离芯片，所述第一光耦隔离芯 片接入所述逻辑控制电路；所述RS422接收电路包括MAX3081芯片和与所述MAX3081芯片 连接的第二光耦隔离芯片，所述第二光耦隔离芯片接入所述逻辑控制电路；所述光纤接收 电路包括HFBR-24X2芯片与所述HFBR-24X2芯片连接的74LVC1G240芯片，所述74LVC1G240 芯片的一个输出端与第一光耦连接，所述74LVC1G240芯片的另一个输出端与所述逻辑控 制电路连接。
[0007] 所述逻辑控制电路包括四个高速可控缓冲门，第一、第二高速可控缓冲门串联，第 二高速可控缓冲门、第四高速可控缓冲门输出端接入FPGA;第一、第二、第三、第四高速可 控缓冲门控制端均接入单片机；所述第一高速可控缓冲门的输出端和第三高速可控缓冲门 输出端均与所述单片机连接。
[0008] 所述输出模块包括IRIG-B码电信号输出部分、IRIG-B码光信号输出部分、分秒 脉冲输出部分；所述IRIG-B码电信号输出部分包括TTL输出电路和RS422输出电路，所述 TTL输出电路包括第三光耦，所述RS422输出电路包括一级转换芯片，所述第三光耦一个输 入端与所述FPGA连接，所述第三光耦输出端与所述一级转换芯片连接；所述IRIG-B码光信 号输出部分包括第一双与门驱动器，所述第一双与门驱动器接有两个光纤接口芯片，所述 第一双与门驱动器输入端与所述第三光f禹输出端连接；所述分秒脉冲输出部分包括TTL电 平DB9接口分秒脉冲输出电路、TTL电平凤凰端子接口分秒脉冲输出电路、光信号分秒脉冲 输出电路；所述TTL电平DB9接口分秒脉冲输出电路包括SN74LVC4245PW驱动器和与所述 SN74LVC4245PW驱动器连接的DB9连接器，所述SN74LVC4245PW驱动器输入端与所述FPGA 连接；所述TTL电平凤凰端子接口分秒脉冲输出电路包括第四光耦、第五光耦，所述第四光 耦和第五光耦输入端分别与所述FPGA连接；所述光信号分秒脉冲输出电路包括第二双与 门驱动器，所述第二双与门驱动器接有两个光纤接口芯片，所述第二双与门驱动器输入端 分别与所述第四光耦、第五光耦输出端连接。
[0009] 与现有技术相比，本实用新型所具有的有益效果为：本实用新型装置不仅可以接 收GPS时间基准信号，而且还可方便地与智能变电站内的GPS时钟源的同步时钟输出进行 接口，接收其IRIG-B时间基准信号，同步迅速；逻辑控制电路可以缩短触发脉冲延时，提高 时间同步性；输出模块可方便地与各类电力系统装置进行接口，为各类电力系统装置提供 精确时钟信号，满足电力系统各类装置时间同步的要求。本实用新型有效解决了现有时间 同步装置存在的同步方式单一、对时时间长，无法充分利用智能变电站全站同步时钟源的 输出信号以及设备成本较高的问题，满足了电力系统各类装置时间同步测试的同步触发要 求。
【专利附图】
【附图说明】
[0010] 图1为本实用新型一种实施例结构框图；
[0011] 图2为本实用新型另一种实施例结构框图；
[0012] 图3为本实用新型一实施例GPS接收模块原理图；
[0013] 图4为本实用新型一实施例IRIG-B码电信号接收模块原理图；
[0014] 图5为本实用新型一实施例IRIG-B码光纤接收模块原理图；
[0015] 图6为本实用新型一实施例逻辑控制电路原理图；
[0016] 图7为本实用新型一实施例IRIG-B码电信号输出电路原理图；
[0017] 图8为本实用新型一实施例IRIG-B码光信号输出电路原理图；
[0018] 图9为本实用新型一实施例TTL电平（DB9接口）分、秒脉冲输出电路原理图； [0019] 图10为本实用新型一实施例TTL电平(凤凰端子接口）分、秒脉冲输出电路原理 图；
[0020] 图11为本实用新型一实施例光信号分、秒脉冲输出电路原理图。
【具体实施方式】
[0021] 本实用新型一种实施例如图1所示，包括GPS接收模块、单片机、FPGA、输出模块， 所述GPS接收模块、单片机、FPGA、输出模块依次连接，所述GPS接收模块、单片机、FPGA均 与逻辑控制电路连接。
[0022] 本实用新型另一种实施例如图2所示，包括GPS接收模块、IRIG-B码接收模块、单 片机、FPGA、输出模块，所述GPS接收模块以及IRIG-B码接收模块、单片机、FPGA、输出模块 依次连接，所述GPS接收模块以及IRIG-B码接收模块、单片机、FPGA均与逻辑控制电路连 接。
[0023] 如图3所示，GPS接收模块由芯片LEA-6T、电源电路以及BNC天线接口组成； LEA-6T通过天线接口 RF接收GPS时间基准信号，一方面，将接收到的时间报文通过串口 以NMEA-0183格式传给单片机，另一方面，在时间数据有效时，每秒向逻辑控制电路发送 100ms脉宽的脉冲；由（R12, Dl，U5, Rll，R10, BT1)组成的备用电源电路在主电源断电后给 LEA-6T的内部时钟和内部配置寄存器供电。
[0024] 如图4、图5所示，IRIG-B码接收电路由TTL接收电路，RS422接收电路和光纤 接收电路组成；TTL接收电路由74LVC1G125缓冲和光耦隔离组成，输入端对电源反接二极 管1N4007限幅，信号经过光耦TLP113隔离后转换为3. 3VTTL电平，接入逻辑控制电路； RS422接收电路经过MAX3081将差分信号转换为TTL电平，再经过光耦TLP113隔离转换为 3. 3VTTL电平，接入逻辑控制电路，R32 (100 Ω )对RS422信号链路进行阻抗匹配，增强抗干 扰能力，瞬态抑制二极管（SMBJ12CA)防止冲击电路；光IRIG-B码接收电路由HFBR-24X2和 74LVC1G240组成，HFBR-24X2接收波长为820nm的光信号，输出与发射端相反的电信号，经 过74LVC1G240将电信号取反还原，由单片机（MSP430F149)控制光耦NEC2701，作为使能控 制74LVC1G240通断，进而控制光IRIG-B码信号进入逻辑控制电路，电容C74滤除高频干扰 信号。
[0025] 如图6所示，逻辑控制电路是由单片机（MSP430F149) I/O 口控制的一组高速可控 缓冲门（74LVC1G125)组成。单片机（MSP430F149)通过控制74LVC1G125的通断来选择输入 信号，经过 U19 (74LVC1G125)和 U17 (74LVC1G125)的 IRIG-B 码信号 HME_DATA 进入单片 机（MSP430F149)的I/O中断口，单片机（MSP430F149)利用定时中断解析IRIG-B码信号；经 过U20 (74LVC1G125)选择的脉冲信号进入FPGA作为输出秒脉冲的初始信号和输出IRIG-B 码的起始标志。
[0026] 在选择输入信号为GPS信号时，单片机（MSP430F149)通过串口中断的形式接收并 解析报文，解析后生成BCD码格式的时间报文，一边通过串口输出给被测试设备，一边通过 数据总线传给FPGA，FPGA根据时间信息再生成IRIG-B时间码，通过输出模块传给被测试设 备，另一方面，在将时间报文发送给单片机（MSP430F149)时，GPS接收模块（LEA-6T)还向逻 辑控制电路发出一个秒脉冲，逻辑控制电路在单片机（MSP430F149)的控制下，将该秒脉冲 传给FPGA，FPGA再将该秒脉冲转换成规定格式的同步脉冲信号，通过输出模块输出至被测 试设备，完成GPS对时。这样以不经过软件处理的秒脉冲作为输出的同步脉冲，利用逻辑电 路快速响应的特性，可保证输入时间与输出时间的高同步性，减少触发延时。
[0027] 在选择IRIG-B码信号输入时，经过IRIG-B码输入电路和逻辑控制电路的信号送 至单片机（MSP430F149)，单片机（MSP430F149)接收IRIG-B码信号，利用定时器解析B码 信息，并触发向FPGA发送时间数据，FPGA再通过输出模块将IRIG-B码时间报文传给被测 试设备；同时，IRIG-B码接收模块将IRIG-B时间基准信号转换为统一的电平，在单片机 (MSP430F149)的控制下，逻辑控制电路截选B码的起始脉冲作为触发秒脉冲，由FPGA将 该触发秒脉冲转换成规定格式的同步脉冲信号，通过输出模块输出至被测试设备，实现 IRIG-B码对时同步。同样，由于逻辑电路响应速度快，保证了输入时间与输出时间的高同步 性，减少触发延时。
[0028] 如图7、图8所示，IRIG-B码输出模块由TTL输出电路、RS422输出电路、光纤输出 电路组成；FPGA将单片机（MSP430F149)传来的时间数据转换为串行IRIG-B码信号，逻辑 控制电路得到的秒脉冲信号作为每秒IRIG-B码的起始信号，由FPGA生成的IRIG-B码信号 经过光耦（TLP113)输出TTL信号，隔离后的TTL信号再经过一级转换芯片（MAX3081)输出 RS422信号，隔离后的TTL信号同时经过HFBR-14x2输出光IRIG-B码信号。
[0029] 如图9、图10、图11所示，分、秒脉冲信号由FPGA生成后经过隔离驱动芯片U2 (SN74LVC4245PW)或者经过光耦U9、U10 (TLP113)输出TTL信号，光耦U9、U10隔离后的脉 冲信号再经过HFBR-14x2输出光脉冲信号。
【权利要求】
1. 一种用于智能变电站同步测试的时钟同步装置，其特征在于，包括GPS接收模块、单 片机、FPGA、输出模块，所述GPS接收模块、单片机、FPGA、输出模块依次连接，所述GPS接收 模块、单片机、FPGA均与逻辑控制电路连接。
2. 根据权利要求1所述的用于智能变电站同步测试的时钟同步装置，其特征在于，还 包括IRIG-B码接收模块；所述IRIG-B码接收模块与所述逻辑控制电路连接。
3. 根据权利要求2所述的用于智能变电站同步测试的时钟同步装置，其特征在于，所 述IRIG-B码接收模块包括TTL接收电路、RS422接收电路和光纤接收电路，所述TTL接收 电路包括缓冲器和与所述缓冲器连接的第一光耦隔离芯片，所述第一光耦隔离芯片接入所 述逻辑控制电路；所述RS422接收电路包括MAX3081芯片和与所述MAX3081芯片连接的第 二光耦隔离芯片，所述第二光耦隔离芯片接入所述逻辑控制电路；所述光纤接收电路包括 HFBR-24X2芯片与所述HFBR-24X2芯片连接的74LVC1G240芯片，所述74LVC1G240芯片的一 个输出端与第一光耦连接，所述74LVC1G240芯片的另一个输出端与所述逻辑控制电路连 接。
4. 根据权利要求3所述的用于智能变电站同步测试的时钟同步装置，其特征在于，所 述逻辑控制电路包括四个高速可控缓冲门，第一、第二高速可控缓冲门串联，第二高速可控 缓冲门、第四高速可控缓冲门输出端接入FPGA;第一、第二、第三、第四高速可控缓冲门控 制端均接入单片机；所述第一高速可控缓冲门的输出端和第三高速可控缓冲门输出端均与 所述单片机连接。
5. 根据权利要求4所述的用于智能变电站同步测试的时钟同步装置，其特征在于，所 述输出模块包括IRIG-B码电信号输出部分、IRIG-B码光信号输出部分、分秒脉冲输出部 分；所述IRIG-B码电信号输出部分包括TTL输出电路和RS422输出电路，所述TTL输出 电路包括第三光稱，所述RS422输出电路包括一级转换芯片，所述第三光稱一个输入端与 所述FPGA连接，所述第三光耦输出端与所述一级转换芯片连接；所述IRIG-B码光信号输 出部分包括第一双与门驱动器，所述第一双与门驱动器接有两个光纤接口芯片，所述第一 双与门驱动器输入端与所述第三光耦输出端连接；所述分秒脉冲输出部分包括TTL电平 DB9接口分秒脉冲输出电路、TTL电平凤凰端子接口分秒脉冲输出电路、光信号分秒脉冲输 出电路；所述TTL电平DB9接口分秒脉冲输出电路包括SN74LVC4245PW驱动器和与所述 SN74LVC4245PW驱动器连接的DB9连接器，所述SN74LVC4245PW驱动器输入端与所述FPGA 连接；所述TTL电平凤凰端子接口分秒脉冲输出电路包括第四光耦、第五光耦，所述第四光 耦和第五光耦输入端分别与所述FPGA连接；所述光信号分秒脉冲输出电路包括第二双与 门驱动器，所述第二双与门驱动器接有两个光纤接口芯片，所述第二双与门驱动器输入端 分别与所述第四光耦、第五光耦输出端连接。
【文档编号】H04J3/06GK203883848SQ201420158200
【公开日】2014年10月15日 申请日期:2014年4月2日 优先权日:2014年4月2日
【发明者】赵永生, 刘海峰, 李辉, 王朕, 梁文武, 陈宏 , 刘伟良, 欧阳帆, 洪权, 敖非, 许立强, 臧欣, 沈杨, 潘伟, 刘宇 申请人:国家电网公司, 国网湖南省电力公司, 国网湖南省电力公司电力科学研究院