一种自侦测自恢复rs485通讯电路的制作方法
【专利摘要】一种自侦测自恢复RS485通讯电路，包括包含第一485芯片的第一通讯回路和包含第二485芯片的第二通讯回路，第一、第二485芯片的8脚与PNP三极管的集电极相连；第一485芯片的6、7脚分别与485总线的A、B端相连，第二485芯片的7、6脚分别与485总线的A、B端相连，芯片的6脚通过上拉电阻与PNP三极管的集电极相连，PNP三极管的基极与485通讯控制端相连，PNP三极管的发射极与电源相连；7脚通过下拉电阻相连与NPN三极管的集电极相连，NPN三极管的基极与PNP三极管的集电极相连，NPN三极管的发射极接地。本实用新型可自动切换两个通讯回路的工作状态，维持正常通讯。
【专利说明】—种自侦测自恢复RS485通讯电路
【技术领域】
[0001]本实用新型属于电子电路【技术领域】，尤其涉及一种用于电能表的RS485通讯电路。
【背景技术】
[0002]485芯片是一种普遍应用于工程数据的通讯芯片，目前国内的电能表普遍采用485组网通讯，而传统的485通讯线路中存在A、B极性之分，一旦AB极性反接，电表就无法正常通讯；加之国内现有的施工队伍水平参差不齐，在电力施工、组网中经常出现A、B端接反的现象，从而导致通讯不成功，严重影响现场施工效率。
[0003]专利号为200620003503.5的中国实用新型专利公开了一种无极性485通信电路，其在485U1芯片的两端并联485U2芯片，485U2芯片与485U1芯片的485总线的A、B两极相互交叉连接，电源控制电路通过三极管择一为485U1或485U2提供工作电源，当485总线的两极正接时，485U1工作，实现仪器设备间的485通信，当485总线的两极反接时，由通信设备判断通信码，形成正确的485极性状态，通过电源控制电路的控制端KZ提供电平，通过三极管为485U2提供工作电源，同时通过三极管切断485U1的工作电源，实现仪器设备间的485通信。
[0004]上述485通信电路虽然理论上可以实现无极性485通信，但在工程组网过程中难以实现，因为现有的485网络中的AB总线都分别带有上拉电阻和下拉电阻，一旦485总线有部分表出现485反接的现象，则AB总线会同时处于上、下拉电阻的固定分压状态中，导致整个网络都无法通讯、处于瘫痪状态。
实用新型内容
[0005]本实用新型的目的是提供一种可以自侦测自恢复RS485通讯电路，以提高现场施工效率和通讯成功率。
[0006]为了实现上述目的，本实用新型采取如下的技术解决方案:
[0007]—种自侦测自恢复RS485通讯电路,包括:包含第一 485芯片Ul的第一通讯回路和包含第二 485芯片U2的第二通讯回路，供电电源分别给第一 485芯片Ul和第二 485芯片U2独立供电，所述第一 485芯片Ul和第二 485芯片U2与电能表的MCU连接；所述第一485芯片Ul的6脚与485总线的A端相连，7脚与485总线的B端相连，8脚与第一 PNP三极管Ql的集电极相连；同时，6脚通过第一上拉电阻R3与第一 PNP三极管Ql的集电极相连，第一 PNP三极管Ql的基极与485通讯控制端485-CT相连，第一 PNP三极管Ql的发射极与供电电源485-VCC相连；7脚通过第一下拉电阻R4与第一 NPN三极管Q2的集电极相连，第一 NPN三极管Q2的基极与第一 PNP三极管Ql的集电极相连，第一 NPN三极管Q2的发射极接地；所述第二 485芯片U2的6脚与485总线的B端相连，7脚与485总线的A端相连，8脚与第二 PNP三极管Q3的集电极相连；同时，6脚通过第二上拉电阻R9与第二 PNP三极管Q3的集电极相连，第二 PNP三极管Q3的基极与485通讯控制端485-CT相连，第二PNP三极管Q3的发射极与供电电源485-VCC相连；7脚通过第二下拉电阻RlO与第二 NPN三极管Q4的集电极相连，第二 NPN三极管Q4的基极与第二 PNP三极管Q3的集电极相连，第二 NPN三极管Q4的发射极接地。
[0008]本实用新型更进一步的技术方案为:所述第一 485芯片Ul的6脚经电阻R7与485总线的A端相连，7脚经电阻R6与485总线的B端相连。
[0009]本实用新型更进一步的技术方案为:所述第二 485芯片U2的6脚经电阻R13与485总线的B端相连，7脚经电阻Rl2与485总线的A端相连。
[0010]本实用新型更进一步的技术方案为:所述第一 NPN三极管Q2的基极经电阻R5与第一 PNP三极管Ql的集电极相连，所述第二 NPN三极管Q4的基极经电阻Rll与第二 PNP三极管Q3的集电极相连。
[0011]本实用新型更进一步的技术方案为:所述第一 PNP三极管Ql的基极经电阻R2与485通讯控制端485-CT相连。
[0012]本实用新型更进一步的技术方案为:所述第二 PNP三极管Q3的基极经电阻R8与485通讯控制端485-CT相连。
[0013]本实用新型更进一步的技术方案为:所述第一 485芯片Ul的I脚与485通讯接收端485-RX相连，3脚与485通讯使能端485-RD相连，2脚与3脚相连，4脚与485通讯发送端485-TX相连，5脚接地。
[0014]本实用新型更进一步的技术方案为:所述第二 485芯片U2的I脚与485通讯接收端485-RX相连，2脚与485通讯使能端485-RD相连，3脚接2脚，4脚与485通讯发送端485-TX相连，5脚接地.
[0015]由以上技术方案可知，本实用新型的第一通讯回路由第一 485芯片、PNP三极管、NPN三极管以及上拉电阻和下拉电阻构成，第二通讯回路由第一 485芯片、PNP三极管、NPN三极管以及上拉电阻和下拉电阻，供电电源分别给两个通讯回路供电，通过485通讯控制端485-CT分别控制第一通讯回路和第二通讯回路，当485总线按照AB正确接线且485-CT控制端为低电平时，第一 485芯片电源接通，485总线处于通讯状态；当485总线AB端反接时，485通讯接收端收到的数据不符合相关的命令格式，MCU判断AB总线处于反接状态，自动切换485-CT的控制电平，输出高电平，第二 485芯片电源接通，485总线自动恢复通讯状态，从而实现485总线AB正反接线的自侦测、自恢复功能。
【专利附图】
【附图说明】
[0016]图1为本实用新型实施例的电路图。
[0017]以下结合附图对本实用新型的【具体实施方式】作进一步详细地说明。
【具体实施方式】
[0018]本实用新型的RS485通讯电路包括包含第一 485芯片Ul的第一通讯回路和包含第二 485芯片U2的第二通讯回路，供电电源分别给第一 485芯片Ul和第二 485芯片U2独立供电，第一 485芯片Ul和第二 485芯片U2与电能表的MCU(未图示)连接。
[0019]如图1所示，第一 485芯片Ul的I脚与MCU的485通讯接收端485-RX相连，3脚与485通讯使能端485-RD相连，2脚与3脚相连，4脚与485通讯发送端485-TX相连，5脚接地，6脚经电阻R7与485总线的A端相连，7脚经电阻R6与485总线的B端相连，8脚与第一 PNP三极管Ql的集电极相连；同时，6脚还与第一上拉电阻R3相连,第一上拉电阻R3与第一 PNP三极管Ql的集电极相连，第一 PNP三极管Ql的基极经电阻R2与485通讯控制端485-CT相连，第一 PNP三极管Ql的发射极与供电电源485-VCC相连；7脚与第一下拉电阻R4相连，第一下拉电阻R4与第一 NPN三极管Q2的集电极相连，第一 NPN三极管Q2的基极经电阻R5与第一 PNP三极管Ql的集电极相连，第一 NPN三极管Q2的发射极接地。
[0020]第二 485芯片U2的I脚与485通讯接收端485-RX相连，2脚与485通讯使能端485-RD相连，3脚接2脚，4脚与485通讯发送端485-TX相连，5脚接地，6脚经电阻R13与485总线的B端相连，7脚经电阻R12与485总线的A端相连，8脚与第二 PNP三极管Q3的集电极相连；同时，6脚还与第二上拉电阻R9相连，第二上拉电阻R9与第二 PNP三极管Q3的集电极相连，第二 PNP三极管Q3的基极经电阻R8与485通讯控制端485-CT相连，第二PNP三极管Q3的发射极与供电电源485-VCC相连；7脚与第二下拉电阻RlO相连，第二下拉电阻RlO与第二 NPN三极管Q4的集电极相连，第二 NPN三极管Q4的基极经电阻Rll与第二 PNP三极管Q3的集电极相连，第二 NPN三极管Q4的发射极接地。
[0021]本实用新型的485通讯电路，利用通讯控制端485-CT的高低电平状态分别控制第一通讯回路和第二通讯回路，形成一种严格的乒乓方式实现485通讯电路的自适、AB错接线的需求，其工作原理如下:
[0022]首先默认通讯总线A、B端处于正确接线状态，通讯控制端485-CT引脚输出低电平，第一 PNP三极管Ql导通，第一 485芯片Ul得电处于工作状态；同时第一上拉电阻R3接通电源，第一下拉电阻R4通过第一 NPN三极管Q2接地，使485总线A端通过第一上拉电阻R3上拉、B端通过第一下拉电阻R4下拉,第一路485电路处于正确的收发工作状态；
[0023]如果通讯总线A、B端处于反接状态，则MCU通过第一通讯回路接收不到正确的通讯数据，MCU调整通讯控制端485-CT引脚的输出电平，使其输出高电平，关闭第一 PNP三极管Ql和第一 NPN三极管Q2,第一 485芯片Ul断电，同时第一上拉电阻R3和第一下拉电阻R4悬空；通讯控制端485-CT引脚输出的高电平导致第二 PNP三极管Q3导通，第二 485芯片U2得电，处于工作状态；第二上拉电阻R9接通电源，第二下拉电阻RlO通过第二 NPN三极管Q4接地，使485总线A端通过第二上拉电阻R9上拉、B端通过第二下拉电阻RlO下拉，第二通讯回路处于正确的收发工作状态。
[0024]本实用新型通过自动侦测485总线的A、B端接线状态，对485通讯控制端485-CT做出相应的输出调整，从而自动切换第一通讯回路和第二通讯回路的工作状态，使485总线自动恢复通讯状态，保证485总线无论是AB正接还是AB反接,都能维持正常通讯。
[0025]以上实施例仅用以说明本实用新型的技术方案而非对其限制，尽管参照上述实施例对本实用新型进行了详细的说明，所属领域的普通技术人员应当理解，依然可以对本实用新型的【具体实施方式】进行修改或者等同替换，而未脱离本实用新型精神和范围的任何修改或者等同替换，其均应涵盖在本实用新型的权利要求范围之中。
【权利要求】
1.一种自侦测自恢复RS485通讯电路,包括:包含第一 485芯片Ul的第一通讯回路和包含第二 485芯片U2的第二通讯回路，供电电源分别给第一 485芯片Ul和第二 485芯片U2独立供电，所述第一 485芯片Ul和第二 485芯片U2与电能表的MCU连接； 其特征在于: 所述第一 485芯片Ul的6脚与485总线的A端相连，7脚与485总线的B端相连，8脚与第一 PNP三极管Ql的集电极相连；同时，6脚通过第一上拉电阻R3与第一 PNP三极管Ql的集电极相连，第一 PNP三极管Ql的基极与485通讯控制端485-CT相连，第一 PNP三极管Ql的发射极与供电电源485-VCC相连；7脚通过第一下拉电阻R4与第一 NPN三极管Q2的集电极相连，第一 NPN三极管Q2的基极与第一 PNP三极管Ql的集电极相连，第一 NPN三极管Q2的发射极接地； 所述第二 485芯片U2的6脚与485总线的B端相连，7脚与485总线的A端相连，8脚与第二 PNP三极管Q3的集电极相连；同时，6脚通过第二上拉电阻R9与第二 PNP三极管Q3的集电极相连，第二 PNP三极管Q3的基极与485通讯控制端485-CT相连，第二 PNP三极管Q3的发射极与供电电源485-VCC相连；7脚通过第二下拉电阻RlO与第二 NPN三极管Q4的集电极相连，第二 NPN三极管Q4的基极与第二 PNP三极管Q3的集电极相连，第二 NPN三极管Q4的发射极接地。
2.如权利要求1所述的自侦测自恢复RS485通讯电路，其特征在于:所述第一485芯片Ul的6脚经电阻R7与485总线的A端相连，7脚经电阻R6与485总线的B端相连。
3.如权利要求1或2所述的自侦测自恢复RS485通讯电路，其特征在于:所述第二485芯片U2的6脚经电阻R13与485总线的B端相连，7脚经电阻R12与485总线的A端相连。
4.如权利要求1所述的自侦测自恢复RS485通讯电路，其特征在于:所述第一NPN三极管Q2的基极经电阻R5与第一 PNP三极管Ql的集电极相连，所述第二 NPN三极管Q4的基极经电阻Rll与第二 PNP三极管Q3的集电极相连。
5.如权利要求1所述的自侦测自恢复RS485通讯电路，其特征在于:所述第一PNP三极管Ql的基极经电阻R2与485通讯控制端485-CT相连。
6.如权利要求1所述的自侦测自恢复RS485通讯电路，其特征在于:所述第二PNP三极管Q3的基极经电阻R8与485通讯控制端485-CT相连。
7.如权利要求1所述的自侦测自恢复RS485通讯电路，其特征在于:所述第一485芯片Ul的I脚与485通讯接收端485-RX相连，3脚与485通讯使能端485-RD相连，2脚与3脚相连，4脚与485通讯发送端485-TX相连，5脚接地。
8.如权利要求1或7所述的自侦测自恢复RS485通讯电路，其特征在于:所述第二485芯片U2的I脚与485通讯接收端485-RX相连，2脚与485通讯使能端485-RD相连，3脚接2脚，4脚与485通讯发送端485-TX相连，5脚接地。
【文档编号】H04L12/40GK204131543SQ201420418665
【公开日】2015年1月28日 申请日期:2014年7月28日 优先权日:2014年7月28日
【发明者】任智仁, 薛雷, 吴海强, 周杰文 申请人:珠海中慧微电子有限公司