一种基于lte fdd技术的机载cpe射频系统的制作方法
【专利摘要】本实用新型公开了一种基于LTE FDD技术的机载CPE射频系统，包括处理器、FPGA逻辑电路模块、CLOCK电路模块、数模/模数转换电路模块、本振电路模块、收发信电路模块，处理器分别与FPGA逻辑电路模块和上位PC机连接，FPGA逻辑电路模块与数模/模数转换电路模块连接，CLOCK电路模块分别与处理器、数模/模数转换电路模块、本振电路模块和FPGA逻辑电路模块相连，收发信电路模块分别与本振电路模块、数模/模数转换电路模块相连。本实用新型能够有效的完成从基带载波数据到射频信号的调制，以及从射频信号到基带载波数据的解调，为飞机上上网的速率快和视频的质量高提供了的保障。
【专利说明】—种基于LTE FDD技术的机载CPE射频系统
【技术领域】
[0001]本实用新型涉及通信【技术领域】，尤其是涉及一种基于LTE FDD技术的机载CPE射频电路模块系统。
【背景技术】
[0002]多年以来，航班起飞前关闭手机和无线设备、系好安全带，是航空安全提示永恒不变的话题。一方面是为了防止无线信号干扰飞机起飞降落，另一方面也是因为高空航线无法覆盖这一尴尬事实。航行期间的飞机一直是民用移动通信难以到达的“盲区”。随着科技的迅猛发展，智能手机和移动通信网络在中国日渐普及，国内乘客，尤其是长途商务旅客，对于空中无线网络的需求正日益提升。能够在航行期间，实现随时与外界的通信，日益成为繁忙的商务人士迫切渴望的需求。随着技术的发展，这一需求逐渐成为可能。
[0003]目前，在民用航空上实现移动通信，较为可行的解决思路有两种:采用卫星链路与地面通信网络连接，或利用地面专用基站向空中覆盖。卫星通信方式比较成熟，保密性强，干扰小，容量大，覆盖范围广，运行稳定。对航企来说，在飞机上部署卫星通信设施实现语音和数据的航线覆盖，是个新增的非航业务盈利方向，然而由于卫星通信系统的改装成本非常高，能否有效收回成本还是个未知数。同时，卫星通信的带宽严重受限，费用高昂，难以为乘客提供规模服务，这是卫星通信难以在民用航空推广航线覆盖的障碍。如果采用基站对空覆盖的方式，用户可以获得充分的可达上百兆的通信带宽，费用也可以为广大用户所接受，同时可以解决多制式(GSM、CDMA、TD-SCDMA、WCDMA等)同时在飞机上使用的问题。因此，这种基于地面基站的通信方式虽然在一定程度上受地域限制，但其成本总体上较卫星方式低，已经越来越成为航线覆盖的首选。
[0004]本实用新型涉及的机载CPE(Customer Premise Equipment)是为邦远航联合多家供应商为民航总局开发的一款用于飞机上的LTE FDD型UE设备，主要用于为空中旅客提供上网和VOD服务。在整个航空通信系统里实现对内乘客语音、2G/3G以及W1-Fi数据业务的接入，对外实现与航线沿线专用LTE基站eNodeB链群的数据交换。本实用新型涉及到其中的射频设备，其作用主要是基于LTE相关的协议要求完成底层从基带载波数据到射频信号的调制，以及从射频信号到基带载波数据的解调，实现与上层基带单元的通信。
实用新型内容
[0005]为实现以上目的，本实用新型的技术方案是:
[0006]一种基于LTEFDD技术的机载CPE射频系统，包括处理器、FPGA逻辑电路模块、CLOCK电路模块、数模/模数转换电路模块、本振电路模块和收发信电路模块，处理器分别与FPGA逻辑电路模块、上位PC机连接，FPGA逻辑电路模块与数模/模数转换电路模块连接，CLOCK电路模块分别与处理器模块、数模/模数转换电路模块、本振电路模块和FPGA逻辑电路模块相连，收发信电路模块分别与本振电路模块、数模/模数转换电路模块相连。
[0007]所述处理器，用于支持系统控制和信息交互，包括配置FPGA逻辑电路模块和时钟电路模块，以及接受上位PC机的监控；
[0008]所述FPGA逻辑电路模块，用于根据上层协议完成IQ数据和C&M数据的成帧或解调，同时实现跟收发链路信号的交互；
[0009]所述时钟电路模块，用于向处理器、FPGA逻辑电路模块、数模/模数转换电路模块、本振电路模块提供时钟；
[0010]所述数模/模数转换电路模块用于完成数字信号与模拟信号之间的转换；
[0011]所述本振电路模块用于提供中频信号与射频信号之间的转换桥梁；
[0012]所述收发信电路模块用于完成中射频信号的转换及收发。
[0013]而且，所述处理器，包括CPU芯片、与CPU芯片连接的存储单元、接口电路。
[0014]CPU芯片是处理器电路模块的核心，可以用POWER PC实现，采用Vxworks操作系统，用于完成各业务芯片的配置和监控，产生和交互控制、管理信息。并通过本地数据总线和地址总线实现对外部存储器(FLASH和SDRAM)的访问，完成系统自启动、程序加载的功倉泛。
[0015]存储单元包括FLASH和SDRAM芯片，用于接受CPU的操作，存储数据。存储的数据包括系统程序、FPGA代码、IQ数据源以及其他日志信息。
[0016]所述接口电路包括以太网接口和RS-232接口，用于与外部计算机交互信息。
[0017]而且，所述CLOCK电路模块包括两个部分，一部分通过外部晶振提供50M时钟，用于CPU芯片和FPGA的工作时钟；另一部分主要由专用的时钟芯片实现，产生122.88M的同步时钟给FPGA。
[0018]本实用新型具有通用性强，架构实现简单，资源少、成本低的优点，能够有效的实现基带和射频信号的转换，奠定整个机载设备正常提供服务的基础。而且通过做反复性的温循测试，验证该射频电路模块性能。
【专利附图】
【附图说明】
[0019]图1为本实用新型的结构框图。
[0020]
【具体实施方式】
[0021]下面结合附图及实施例对本实用新型作进一步说明。
[0022]请参阅如图一所示，本实用新型基于LTE基带电路模块射频装置由下列部分组成:处理器、FPGA逻辑电路模块、时钟电路模块、数模/模数转换电路模块、本振电路模块、收发信电路模块。如图一所示，处理器电路模块、逻辑电路模块依次电性连接，通过跟上层基带设备的接口来传输上下行数据和C&M数据。其中:
[0023]所述处理器以CPU MPC852T为核心，完成各业务芯片的配置和监控，并可以通过FPGA以控制字的方式和上级基站交互控制、管理信息。同时，控制部分提供调试串口、调试网口、LED灯指示、单板复位等供单板调试和故障定位。
[0024]所述逻辑电路模块以FPGA为核心，其GTX单元通过SMA 口接收基带电路模块的下行数据，经过IR接口协议，提取IQ数据和CM数据，将IQ数据经过DUC算法，进行后续CFR和DH)处理；通过ADC采样得到两路数字中频信号，经过DDC变为基带信号，送到IR协议组帧；下行链路提取的CM数据经过SCC 口送到CPU，返回的CM数据也通过SCC 口送到FPGA内部，最终送到IR协议解析电路模块中和IQ数据一起组帧成RRU上行数据；PPC852通过三总线(CBUS、DBUS和ABUS)和FPGA进行通信，以寄存器文件的方式监控FPGA内部电路模块各个电路模块的状态信息和配置各个电路模块的参数；FPGA的配置由CPU通过串行的方式下载以及在线程序的更新；CPU通过FPGA扩展1 口的方式完成本板上SPI器件的控制，包括CLK、ADC、DAC、L0、VGA等芯片，同时实现对板卡上不同I2C器件的访问。
[0025]所述模数/数模转换电路模块以ADC和DAC为核心，位于收发信电路模块和FPGA之间。其中模数转换部分主要实现数字上行链路功能，即ADC将模拟中频信号进行采样，形成数字信号，输出至FPGA处理；而数模转换部分是将从FPGA从基带获取的IQ信号通过DAC的数字上变频后转换成特定频点的模拟中频信号至发射链路处理。
[0026]所述收发信电路模块中下行链路的主要功能是将数模转换输出的信号进行滤波、上变频、射频放大后输出给功放单元；同时提供一定范围的增益调节功能，以实现静态功率等级控制、补偿功放和射频器件的增益不确定性及温度变化导致的增益变化；而上行链路的功能是将经过低噪放处理后的射频信号放大并滤波，再通过下变频、滤波、放大处理后进行模数转换，同时提供增益调节功能，补偿低噪放单元和射频器件增益不确定性及温度变化导致的增益变化。
[0027]所述时钟电路模块分别为各个电路模块提供工作时钟。它包含两部分，一部分提供各电路模块工作的随路时钟，主要由专业时钟芯实现；另一部分提供50M系统时钟给处理器芯片，由外部晶振产生。第一部分有两种工作方式，一种是以从基带信号恢复的122.88M时钟作为参考时钟，产生时钟供逻辑单元和光接口单元工作；另一种方式是通过SMB接口从外部引入1M的参考信号提供参考时钟。
[0028]通过配置基带电路模块的IQ数据源文件，本发明的射频电路模块可适用于多种制式包括TDD-LTE和FDD-LTE以及多种带宽包括5M、10M、20M的使用情况。
[0029]本文中所描述的具体实施例仅仅是对本发明精神作举例说明。本实用新型所属【技术领域】的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本实用新型的精神或者超越所附权利要求书所定义的范围。
【权利要求】
1.一种基于LTE FDD技术的机载CPE射频系统，其特征在于:包括处理器、FPGA逻辑电路模块、CLOCK电路模块、数模/模数转换电路模块、本振电路模块和收发信电路模块， 处理器分别与FPGA逻辑电路模块、上位PC机连接，FPGA逻辑电路模块与数模/模数转换电路模块连接，CLOCK电路模块分别与处理器、数模/模数转换电路模块、本振电路模块和FPGA逻辑电路模块相连，收发信电路模块分别与本振电路模块、数模/模数转换电路模块相连。
2.根据权利要求1所述的一种基于LTEFDD技术的机载CPE射频系统，其特征在于:所述处理器包括CPU芯片、与CPU芯片连接的存储单元、接口电路。
3.根据权利要求2所述的一种基于LTEFDD技术的机载CPE射频系统，其特征在于:所述接口电路包括以太网接口和RS-232接口，通过接口电路与PC机交互信息。
【文档编号】H04B1/40GK204103915SQ201420420279
【公开日】2015年1月14日 申请日期:2014年7月29日 优先权日:2014年7月29日
【发明者】罗青青, 周世军, 杨浩, 游为华 申请人:武汉邮电科学研究院