双开关式1转0的双码接收电路的制作方法
【专利摘要】双开关式1转0的双码接收电路，属于遥控【技术领域】，由接收解调电路、解码集成块、锁闭单元、执行单元、1变0的转码电路共同组成，接收解调电路的输出连接解码集成块的输入，解码集成块有四路输出，第一输出连接1变0的转码电路，第一输出即为变码控制端，第二输出与第四输出连接锁闭单元，第三输出连接执行单元，第三输出即为最后输出端，在初始状态下，接收第一次发射信号后才启动1变0的转码电路实行变码，才能接收第二次发射信号，在接收错误时，锁闭单元启动，电路不能再变码，同时锁闭执行单元，形成输出的唯一性，提高了防破解能力，进一步完善了遥控产品的性能。
【专利说明】双开关式1转O的双码接收电路
【技术领域】
[0001]属于遥控【技术领域】。
【背景技术】
[0002]社会在发展，科学在进步，遥控产品已逐步代替手动产品，遥控也在不断的发展，遥控的好坏取取决于密级度的高低，无线电编码发射是一种很重要的基本技术，是以2262为代表的三态编码集成电路，它的价格优廉，形成的产品遍及社会，但是缺点的由于编码简单密极不高，无法用在一些高档产品中，
[0003]本单位曾在前段时研制成了多种单波双码的发射线路方案，解决了密级不高，成本高的问题，但还需要与之配合的接收电路才能成为一个整体，要能接收双码的解码电路，还需要解码技术的支持，遥控产品越来越多，这些都成为干扰源，遥控在接收过程中，会存在诸多的干扰，使其接收不准确，面对这样的问题，需要多种技术的配合，如何能做到接收输出的唯一性是一个关键，针对密级的问题，做到接收的时序性、时效性，对密级度也会产生很大的好处，所以，本单位还在继续研究。
【发明内容】
[0004]本专利的主要目的是提出一种创新的接收线路，与本单位前所申请的单波双码发射方案相配合，实现发射部分发出的I与O码的两次变码的接收，从而呈现出以下明显的特点，一是可以接收两种码的信号，二是接收具有时序，首先只能接收第一次唯一的信号，然后才能接收第二次信号，三是具有输出的唯一的性，四是接收时有时效性，由于增加了四种重要约束，所以极大的增加了破解了破译的难度，保持价格低廉的优势，使产品具备超强的市场竞争力。
[0005]本专利提出的措施是:
[0006]1、双开关式I转O的双码接收电路由接收解调电路、解码集成块、锁闭单元、执行单元、I变O的转码电路共同组成。
[0007]其中:接收解调电路的输出连接解码集成块的输入，解码集成块有四路输出，第一输出连接I变O的转码电路，第一输出即为变码控制端，第二输出与第四输出连接锁闭单元，第三输出连接执行单元，第三输出即为最后输出端。
[0008]解码集成块有8位码位，与控制三极管的集电极相连接的码位，即为变码端，也就是变动码。
[0009]锁闭单元由或门电路、闭锁器、锁闭二极管组成:
[0010]第二输出与第三输出分别连接或门电路的输入，或门电路的输出连接闭锁器的输入，闭锁器的输出连接两个锁闭二极管的负极，一个锁闭二极管即执行单元第一锁闭二极管的正极接执行单元中执行电路的输入，另一个锁闭二极管即I变O的转码电路锁闭二极管的正极接I变O的转码电路中第一个模拟开关的控制端。
[0011]I变O的转码电路:变码控制端经过限流电阻后接第一个模拟开关的控制端，第一个模拟开关的输入端接地线，第一个模拟开关的输出与第二个模拟开关的控制端接在一起，第二个模拟开关的控制端与电源之间接一个电源电阻，第二个模拟开关的输入端接电源，第二个模拟开关的输出端接变码端，变码端与地线接一个接地电阻。
[0012]执行单元由执行触发电阻与执行电路组成:解码集成块的最后输出端连接执行触发电阻的一端，执行触发电阻的另一端接执行电路的输入。
[0013]执行单元第一锁闭二极管的正极接执行电路的输入，负极接解码集成块的变码控制端。
[0014]2、所用的解码集成块为非锁定型。
[0015]4、任意一位输出连接I变O的转码电路，这位输出即为变码控制端。
[0016]5、闭锁器是一个闭锁三极管与基极电阻、集电极电阻组成，其连接方式是，基极电阻的一端接闭锁三极管的基极，基极电阻的另一端等于闭锁器的输入，接或门电路的输出，集电极电阻接闭锁三极管的集电极与电源之间，两个锁闭二极管的负极接在闭锁三极管的集电极上，闭锁三极管的集电极等同于闭锁器的输出，闭锁三极管的发射极接地线。
[0017]对本措施进一步解释如下:
[0018]首先要说明:编码集成电路与解码集成块中的I表示码位接高位，即等同于集成电路火线的电压，O表示码位接低位，等同于集成电路的地线。
[0019]一、前段时间，本单位所研制的单波双码发射的主要原理:
[0020]编码集成电路的8位码中，其中7位是固定码，其中一位是变动码，发射部分在发射时，要发射两次码，其中第一次发射码是其中的7位固定码，和一位的变动码的第一次码，第二次发射的码是不变的7位固定码，和一位变动码变动后的码信号。相配合的接收部分是接收解码集成块中变动的第一次码信号是1，第二次信号是O的情况。而现在本实用新型的接收线路，就是要可靠地能接收第一次发出的变动码是1，变动码变动后的码是O的情况的信号。
[0021]二、在本措施中，产生的两次解码的结构是:把解码集成8位码中的7位码连接成了固定码(图1中的03)把其中一位码成为了收两次信号一种变动码(图1中的04)。在初始状态时，其中原本为变位码位始终呈现出的码位是I的固定状态，而发生变码是在收到信号后才产生。本发明中的解码集成块有四位输出端，其中第一位输出端，又称为是变码控制端(图2中的08)，该端的输出与I变O的转码电路相连。第二位输出与第四位输出连接锁闭单元，是在接收错误或多位输出为高位时，将执行单元与I变O的转码电路锁闭。第三位输出又称解码集成块的最后输出端(图2中的06)，该输出与执行单元相连，是直接输出本级的解码结果。这种线路的结构可以实现本发明接收变码的要求。在上述线路结构中，变码控制端所连的电路称为I变O的转码电路。
[0022]三、本措施实施后可以产生四种功能:一是可以接收两种码的信号，即是可以自动转码，二是接收具有时序，首先只能接收第一次唯一的信号，然后才能接收第二次信号，三是具有输出的唯一的性，四是接收时有时效性，由于增加了四种重要约束，所以极大的增加了破解了破译的难度。
[0023]1、接收两码信号的原因在于可以自行转码，其原理是:
[0024](I)、接收发射部分发出的第一次码的的原理:如图2中，在初始状态下，变码控制端为低位，当解码集成块的变码控制端无电压输出时，第一个模拟开关(图2中的030)为断开状态，由于第二个模拟开关的控制端接有电源电阻(图2中的031)，所以第二个模拟开关(图2中的032)为接通状态，即模拟开关的输入端与输出端相接，因为第二个模拟开关的输入端接了电源，所以其输出也等同于接了电源，所连的变码端初始状态为I状态，这时不仅能可靠地收到7位固定码，同时能收到发射部分变码位第一次发出的I的状态，即与发射部分所发的第一个信号I对应，因为其原理没有违背现有产品的性能，所以接收发射部分的第一次发射码。
[0025](2)、接收发射部分发出的第二次码的的原理，即转码的原理:当收到发射发出的第一信号后，变码控制端输出高信号，该信号使第一个模拟开关呈接通状态，由于第一个模拟开关的输入端接了地线，第二个模拟开关的控制端接在第一个模拟开关的输出端上，因此当第一个模拟开关的输出端与输入端相通时，使第二个模拟开关为断开状，其变码端通过接地电阻呈现低位，即O状态，与发射部分的第二次变码信号O码对应，因而能收到发射部分发出的第二个变码信号。
[0026]I变O的转码电路中使用的模拟开关为是⑶4066，内部有4个独立的开关，各开关间的串扰很小，典型值为一 50dB，当控制端加高电平时，开关导通，导通阻抗比较低，另夕卜，导通阻抗在整个输入信号范围内基本不变。消除了开关晶体管阈值电压随输入信号的变化，因此在整个工作信号范围内导通阻抗比较低。与单通道开关相比，具有输入信号峰值电压范围等于电源电压以及在输入信号范围内导通阻抗比较稳定等优点。当控制端加低电平时开关截止。模拟开关导通时，导通电阻为几十欧姆；模拟开关截止时，呈现很高的阻抗，可以成为开路。模拟开关可传输数字信号和模拟信号，可传输的模拟信号的上限频率为40MHz ο
[0027]模拟开关是一种三稳态电路，它可以根据控制端的电平，决定输人端与输出端的状态。当控制端处在选通状态时，输出端的状态取决于输人端的状态；当控制端处于截止状态时，则不管输人端电平如何，输出端都呈高阻状态。模拟开关具备了功耗低、速度快、无机械触点、体积小和使用寿命长等特点。
[0028]2、接收两次变码必须具有先后的有时序限制及原理:由于解码集成块的变动码初始状为1，所以只有发射部分发出变动码为I时，发射与接收码才能对应，解码集成块的最后输出端才有输出，从而引起解码集成块变动码才有O的新码，而这个新码才能和发射吻合，使解码集成块连接执行单元的最后输出端才有高位输出。反之发射部分如果是先发射出是第二次的O信号，此时解码集成块的变动码是初始状态下的I码与发射码不符合，连接执行单元的最后输出端不会有输出。以上分析，如果破解者是先用的第二次码做破解码，但是由于第一次码未开，执行单元第一锁闭二极管(图2中的019)起作用，对执行单元仍然钳位，只有当第一次码开通后，才能接收第二次码，两次码正确才能有最后的输出，即解码集成块连接执行单元的输出有电压，才能启动执行单元。
[0029]3、具有位线唯一接收的好处与形成的原理:在措施I中，增加了锁闭单元，其好处是当作案者在破解时，确定的位线错，则全无输出，因此无法破解。其原因一是只有变码位线正确，才可能有第二次接收的正确，否则不可能正常接收。二是只向后级输出的位线输出正确，在两次码正确时才有最后的输出，三是如果多位输出端同时有输出或接收错误时，因为闭锁三极管(图2中的016)的输入端成为或门，形成互锁，其输出即闭锁三极管的集电极为低位，执行单元第二锁闭二极管(图2中的018)、1变O的转码电路的锁闭二极管(图2中的022)起作用，对执行单元、I变O的转码电路进行了钳位，所以形成执行单元、I变O的转码电路无法启动。
[0030]4、两次接收码有时效性的原理:由于解码集成块输出是选用的瞬态型，所以不可能让作案者较多的时间来破解，也既是第一次码破解成功后，第二次码必须要在很短的时间给出，否则无效，必须将重新启动两次码。
[0031]本发明实施后，与本单位前申请的发射部分配合后，以下突出的特点:
[0032]1、实现了发射部分发出的I与O码的两次变码的接收，为两次发射提供良好的条件，大大提升了低级的编码集成电路的性质，解码集成块必须要接收两次码后才有输出，因而具有很高的防破解能力，保持价格低廉的优势，使其制成的产品具备很大的市场竞争力。
[0033]2、可靠接收两次码，接收具备了时序性、时效性，输出的唯一性，极大的增加了破解破译的难度。
[0034]3、如果与滚动码线路的再次组合，其破译难度是超强的，因为滚动码是一类性质的编码，而本措施中双码发射又是一类性质的编码，两种不同性质的编码组合，比一种性质的编码破解难度更大。
[0035]4、本措施的双码接收线路接收可靠:
[0036]其原因是本发明中的解码集成块固定码与与发射部分的固定码完全相符。而接收的变化码部分，第一次信号码是1，第二次信号的码是0，与发射部分发出的两次变码绝对相符，第一次信号是1，第二个信号也是O。完全遵循了这类编解码集成块的规律。另一个十分重要的原因是，在本发明中的接收线路中的解码实现的是跟踪制，也即是在接收到第一个变码I后，才自动变为第二次所需的码0，两次接收过程不紊乱，不越位。
[0037]5、破解十分困难:主要有三个原因，一是必须有两次不同的码才能实现解码，才有输出。二是两次所需的不同的码有时序要求，不能紊乱，第三个重要原因是，这种不同的两次变码在发射时还必须有时间的要求，因为本发明中采用的编码集成输出是采用的瞬态输出型，也即是说在收到信号后，其输出只能保持为瞬态高位，短暂时间后就会消失。如果作案者，在第一次试探作正确的码后，想在十分短暂的时间内再试探出第二次正确的码显然是十分困难的。也既是说，作案者想破解本发明必须通过三关:一是必须两次不同双码，二是还必须有时序，三是还必须限制在很短的时间之内才能完成，因此采用作案的“扫码仪”破解几乎不可能。从某一方面来说，这种密级高于滚动码，因为破解滚动码在理论上，存在一定的概率，只是这种概率很低，很低，而本发明因为存在上述的破解三要素，这种破解概率就更低。
[0038]6、线路简单，功能可靠。
[0039]7、生产容易，一是不用贵重的设备与仪表，二是技术简单，三是线路精简且所用元件要求低，所以可以产生很高的直通率，十分适合微型企业生产。
【专利附图】
【附图说明】
[0040]图1是双开关式I转O的双码接收电路的总措施图。
[0041]图中:01、射频接收解调部分(如超再生式接收解调单元，或外差式接收解调单元);02、解码集成块；03、解码集成块的固定码；04、解码集成块的变动码；05、解码集成块的第四输出；06、解码集成块的最后输出端；07、解码集成块的第二输出；08、变码控制端；09、锁闭单元；010、执行单元；011、1变O的转码电路。
[0042]图2是本措施有关部分的实际电路图。
[0043]图中:01、射频接收解调部分(如超再生式接收解调单元，或外差式接收解调单元)；02、解码集成块；03、解码集成块的固定码；04、解码集成块的变动码；05、解码集成块的第四输出；06、解码集成块的最后输出端；07、解码集成块的第二输出；08、变码控制端；012、执行触发电阻；013、或门电路；015、基极电阻；016、闭锁三极管；017、集电极电阻；018、执行单元第二锁闭二极管；019、执行单元第一锁闭二极管；020、执行电路；022、1变O的转码电路的锁闭二极管；025、限流电阻；030、第一个模拟开关；031、第二个模拟开关控制端的电源电阻；032、第二个模拟开关；033、变码端接地电阻。
【具体实施方式】
[0044]图1与图2共同描述了具体实施的一种方式。
[0045]1、挑选元件:其中解码集成块选用2272，闭锁三极管为小功率NPN三极管，模拟开关选用CD4066。
[0046]2、焊接:按图2焊接。
[0047]3、检测与调整:
[0048](I)、对初始状态的调整:根据解码集成块耐压的要求，将模拟开关的火线、第二个模拟开关控制端的电源电阻(图2中的031)、闭锁三极管的集电极电阻(图2中的017)与解码集成块(图2中的02)的火线接在一起。
[0049](2)、对工作状态调整与检测:当解码集成块(图2中的02)在未收到第一个信号时，变码控制端(图2中的08)为低位，用万用表测变码控制端应无电压。
[0050](3)、检测锁闭单元是否可靠:用万用表测执行电路(图2中的020)的输入，在多位输出端同时有输出时，未焊错元件的情况下，执行电路的输入应无电压，否则说明闭锁三极管(图2中的016)损坏，或是执行单元第二锁闭二极管(图2中的018)、1变O的转码电路的锁闭二极管(图2中的022)损坏。
[0051](4)、对解码集成块自动变码功能的检测:当发射出第一次信号时，解码集成块能可靠接收，用万用表测变码控制端有高位输出。此时如果用示波器的热端连接解码集成块的变码端，显示屏的信号会由光滑线变为花屏的现象(表示变码位线为悬浮状)。
[0052](5)、检测接两次信号的接收正确:解码集成块在收到第一信号后，很快发射第二信号，这时解码集成最后输出端(图2中的06)有向后级的高位输出。用万用表测该位时有电压输出，如果采用示波器时，显示屏有高位反应。
[0053](6)、检测接收信号是否时序:将万用表或示波器接到解码集成的最后输出端，如果首先发射第二信号，此时解码集成块最后输出端应无高压，如果有高压，则说明模拟开关损坏或是I变O的转码电路的锁闭二极管(图2中的022)焊接错误。
[0054](7)、检测解码集成块是否为非互锁型:将万用表或示波器接到解码集成块的第一输出与第二输出观察，当收到信号后，在暂短的时间内信号会消失，否则应更换解码集成块的型号。
【权利要求】
1.双开关式I转O的双码接收电路，其特征是:由接收解调电路、解码集成块、锁闭单元、执行单元、I变O的转码电路共同组成: 其中:接收解调电路的输出连接解码集成块的输入，解码集成块有四路输出，第一输出连接I变O的转码电路，第一输出即为变码控制端，第二输出与第四输出连接锁闭单元，第三输出连接执行单元，第三输出即为最后输出端； 解码集成块有8位码位，与控制三极管的集电极相连接的码位，即为变码端，也就是变动码； 锁闭单元由或门电路、闭锁器、锁闭二极管组成: 第二输出与第三输出分别连接或门电路的输入，或门电路的输出连接闭锁器的输入，闭锁器的输出连接两个锁闭二极管的负极，一个锁闭二极管即执行单元第一锁闭二极管的正极接执行单元中执行电路的输入，另一个锁闭二极管即I变O的转码电路锁闭二极管的正极接I变O的转码电路中第一个模拟开关的控制端； I变O的转码电路:变码控制端经过限流电阻后接第一个模拟开关的控制端，第一个模拟开关的输入端接地线，第一个模拟开关的输出与第二个模拟开关的控制端接在一起，第二个模拟开关的控制端与电源之间接一个电源电阻，第二个模拟开关的输入端接电源，第二个模拟开关的输出端接变码端，变码端与地线接一个接地电阻； 执行单元由执行触发电阻与执行电路组成:解码集成块的最后输出端连接执行触发电阻的一端，执行触发电阻的另一端接执行电路的输入； 执行单元第一锁闭二极管的正极接执行电路的输入，负极接解码集成块的变码控制端。
2.根据权利要求1所述的双开关式I转O的双码接收电路，其特征是:所用的解码集成块为非锁定型。
3.根据权利要求1所述的双开关式I转O的双码接收电路，其特征是:任意一位输出连接I变O的转码电路，这位输出即为变码控制端。
4.根据权利要求1所述的双开关式I转O的双码接收电路，其特征是:闭锁器是一个闭锁三极管与基极电阻、集电极电阻组成，其连接方式是，基极电阻的一端接闭锁三极管的基极，基极电阻的另一端等于闭锁器的输入，接或门电路的输出，集电极电阻接闭锁三极管的集电极与电源之间，两个锁闭二极管的负极接在闭锁三极管的集电极上，闭锁三极管的集电极等同于闭锁器的输出，闭锁三极管的发射极接地线。
【文档编号】H04B1/16GK204103910SQ201420536682
【公开日】2015年1月14日 申请日期:2014年9月18日 优先权日:2014年9月18日
【发明者】杨远静, 杨飞 申请人:重庆尊来科技有限责任公司