一种基于FPGA单个差分对的图像传输系统及方法与流程

本发明涉及图像数据传输接口领域，具体而言是一种基于fpga的利用单个差分对实现高速串行图像数据传输的方法。

背景技术：

目前，在图像传输领域，接口多种多样，应用较广的是lvds传输技术。lvds是一种低成本、低功耗的信号传输技术，广泛应用于并行和较低速率串行图像数据传输系统。在单对数据超过1gbps的场合，lvds应用受到了限制。cml是高速数据传输接口中最简单的一种，其输入和输出电路是匹配好的，并且支持更高的数据传输速率。同时，在工程应用中，数据线缆会对系统平台产生非线性扰动等多种不利影响，如何减少传输电缆的数量对整机系统尤为重要。所以，选用cml电平的单个差分对进行图像传输是一个不错的方案。另外，对于cml单个差分对图像传输，较多的实现方案是选用ti的集成芯片tlk1501，该芯片集成了串并转换模块，时钟模块及8b/10b编解码模块。但是芯片体积较大，外围电路较为复杂。

技术实现要素：

为了解决上述问题，本发明提出了一种基于fpga单个差分对的图像传输系统及方法。

一种基于fpga单个差分对的图像传输系统，包括发送端和接收端；发送端及接收端均包括带有gtx接口的fpga及时钟模块，fpga包括7seriestransferwizardip核、图像数据同步模块；时钟模块输出的120m差分时钟接到gtx的差分时钟输入端；gtx的发送端和接收端通过同轴电缆或者双绞线进行连接。

一种基于fpga单个差分对的图像传输方法，利用权利要求1所述系统，包括如下步骤：

s1.fpga内部利用7seriestransferwizardip核配置gtx吉比特串行收发器，将mgt参考时钟设为120mhz，传输速率设为0.6gbps，根据电路接口引脚选择mgt参考时钟引脚；

s2.fpga内部利用7seriestransferwizardip核配置gtx吉比特串行收发器，将输入输出数据位宽设为16/20，编解码方式选择8b/10b，rp时钟设为60mhz；将8b/10b控制码设为k28.5码，设置屏蔽码为0b0001111111，对齐方式为2字节对齐；

s3.fpga内部生成7seriestransferwizardip核，并例化连接外部gtx时钟及数据接口，完成引脚分配；

s4.图像数据同步模块检测idle码来进行同步操作，根据8b/10b编码规则，idle码由k28.5+d5.6或者k28.5+d16.2码组成；fpga内部实现一个状态机，用来监测不同的状态，包括同步捕获状态，同步状态和误码监测状态；该状态机在进行有效数据传输前，需要进入同步捕获状态；在这个状态下，如果状态机监测到连续5个idle码就进入同步状态，进入同步状态后就开始接收有效数据，得到数据有效状态指示信号及有效数据；否则继续监测，直到进入同步状态；进入同步状态后，当监测到数据误码，状态机就进入误码监测状态，进入误码监测状态后，如果监测到连续3个误码，就重新回到同步捕获状态；如果监测到连续5个idle码就进入同步状态，否则继续监测，直至进入同步状态。

本发明提出了一种基于fpga单个差分对的图像传输系统方法，利用一对cml差分线缆实现0.6～1.5gbps串行图像信号传输，利用xilinx7系列芯片拥有的低功耗吉比特收发器gtx实现高速串行信号的串并转换，8b/10b编解码，然后利用fpga逻辑实现图像数据同步及数据有效信号的提取。

附图说明

图1为本发明系统组成示意图，

图2为本发明方法示意图。

具体实施方式

下面结合附图对本发明做进一步描述。

一种基于fpga单个差分对的图像传输系统，如图1所示，包括发送端和接收端；发送端及接收端均包括带有gtx接口的fpga及时钟模块，fpga包括7seriestransferwizardip核、图像数据同步模块；时钟模块输出的120m差分时钟接到gtx的差分时钟输入端；gtx的发送端和接收端通过同轴电缆或者双绞线进行连接。

一种基于fpga单个差分对的图像传输方法，采用上述系统设备，包括如下步骤：

s1.fpga内部利用7seriestransferwizardip核配置gtx吉比特串行收发器，将mgt参考时钟设为120mhz，传输速率设为0.6gbps，根据电路接口引脚选择mgt参考时钟引脚；

s2.fpga内部利用7seriestransferwizardip核配置gtx吉比特串行收发器，将输入输出数据位宽设为16/20，编解码方式选择8b/10b，rp时钟设为60mhz；将8b/10b控制码设为k28.5码，设置屏蔽码为0b0001111111，对齐方式为2字节对齐；

s3.fpga内部生成7seriestransferwizardip核，并例化连接外部gtx时钟及数据接口，完成引脚分配；

s4.图像数据同步模块检测idle码来进行同步操作，根据8b/10b编码规则，idle码由k28.5+d5.6或者k28.5+d16.2码组成；fpga内部实现一个状态机，用来监测不同的状态，包括同步捕获状态，同步状态和误码监测状态；该状态机在进行有效数据传输前，需要进入同步捕获状态；在这个状态下，如果状态机监测到连续5个idle码就进入同步状态，进入同步状态后就开始接收有效数据，得到数据有效状态指示信号及有效数据；否则继续监测，直到进入同步状态；进入同步状态后，当监测到数据误码，状态机就进入误码监测状态，进入误码监测状态后，如果监测到连续3个误码，就重新回到同步捕获状态；如果监测到连续5个idle码就进入同步状态，否则继续监测，直至进入同步状态，如图2所示。

本发明提出了一种基于fpga单个差分对的图像传输方法，该发明实现基于xilinxzynq硬件平台，选用带有gtx收发器的zc7030芯片。该图像传输方法利用一对cml电平差分线缆实现0.6～1.5gbps串行图像信号传输，利用xilinx7系列芯片拥有的低功耗吉比特收发器gtx实现高速串行信号的串并转换，8b/10b编解码，然后利用fpga逻辑实现图像数据同步及数据有效信号的提取。本发明具有对外传输接口简单的显著特点，仅用一对差分线缆完成图像传输，并且利用xilinxzynq提供的gtx接口及相应的ip核，配合少量fpga逻辑即可实现高速串行图像数据的收发，这大大提高了设计效率，简化了传输接口电路，减少了接口接线对系统的影响。

技术特征：

1.一种基于fpga单个差分对的图像传输系统，包括发送端和接收端；发送端及接收端均包括带有gtx接口的fpga及时钟模块，fpga包括7seriestransferwizardip核、图像数据同步模块；时钟模块输出的120m差分时钟接到gtx的差分时钟输入端；gtx的发送端和接收端通过同轴电缆或者双绞线进行连接。

2.一种基于fpga单个差分对的图像传输方法，利用权利要求1所述系统，包括如下步骤：

s1.fpga内部利用7seriestransferwizardip核配置gtx吉比特串行收发器，将mgt参考时钟设为120mhz，传输速率设为0.6gbps，根据电路接口引脚选择mgt参考时钟引脚；

s2.fpga内部利用7seriestransferwizardip核配置gtx吉比特串行收发器，将输入输出数据位宽设为16/20，编解码方式选择8b/10b，rp时钟设为60mhz；将8b/10b控制码设为k28.5码，设置屏蔽码为0b0001111111，对齐方式为2字节对齐；

s3.fpga内部生成7seriestransferwizardip核，并例化连接外部gtx时钟及数据接口，完成引脚分配；

s4.图像数据同步模块检测idle码来进行同步操作，根据8b/10b编码规则，idle码由k28.5+d5.6或者k28.5+d16.2码组成；fpga内部实现一个状态机，用来监测不同的状态，包括同步捕获状态，同步状态和误码监测状态；该状态机在进行有效数据传输前，需要进入同步捕获状态；在这个状态下，如果状态机监测到连续5个idle码就进入同步状态，进入同步状态后就开始接收有效数据，得到数据有效状态指示信号及有效数据；否则继续监测，直到进入同步状态；进入同步状态后，当监测到数据误码，状态机就进入误码监测状态，进入误码监测状态后，如果监测到连续3个误码，就重新回到同步捕获状态；如果监测到连续5个idle码就进入同步状态，否则继续监测，直至进入同步状态。

技术总结
一种基于FPGA单个差分对的图像传输系统及方法，包括发送端和接收端；发送端及接收端均包括带有GTX接口的FPGA及时钟模块，FPGA包括7seriesTransfer Wizard IP核、图像数据同步模块；时钟模块输出的120M差分时钟接到GTX的差分时钟输入端；GTX的发送端和接收端通过同轴电缆或者双绞线进行连接。本发明提出了一种基于FPGA单个差分对的图像传输系统方法，利用一对CML差分线缆实现0.6～1.5Gbps串行图像信号传输，利用xilinx 7系列芯片拥有的低功耗吉比特收发器GTX实现高速串行信号的串并转换，8B/10B编解码，然后利用FPGA逻辑实现图像数据同步及数据有效信号的提取。

技术研发人员：白志强;李战行;于云翔;张艳辉;张建平
受保护的技术使用者：北京华航无线电测量研究所
技术研发日：2018.12.17
技术公布日：2020.06.23