一种TR组件系统的制作方法

本实用新型涉及相控阵天线技术领域，特别是涉及一种tr组件系统。

背景技术：

如图1所示，相控阵天线通过改变tr组件的移相器和衰减器值来改变天线的波束指向。对每一个移相器和衰减器的控制接口一般都是spi接口，每个spi接口包含4根控制线，分别为sdi、sdo、sclk、cs。每个tr组件若包括一个接收通路和一个发射通路，则有4个控制器件，为16个控制接口。若包含多个接收或发射通路，其控制接口数量则成倍增加。而相控阵天线一般包含有多个tr组件，有多至上千个tr组件的天线，这样中央处理器到tr组件的控制线会有几千根之多，使整个控制设计变得异常复杂，如图2所示。

因此，行业内急需研发一种能够减少中央处理器输出控制接口线数，使中央处理器控制设计简单的方法或者系统。

技术实现要素：

针对现有技术存在的中央处理器到tr组件的控制线非常多的缺点，本实用新型设计了一种tr组件系统。

本技术：
的具体方案如下：

一种tr组件系统，包括：中央处理器、tr组件和用于将中央处理器输出的spi信息解调，输出spi数据至tr组件的中间处理器；中央处理器与中间处理器之间通过一组spi接口连接，中间处理器通过spi接口和tr组件连接。

优选地，tr组件和中间处理器数量相同，每个tr组件和一个中间处理器连接。

优选地，tr组件的个数大于中间处理器的个数，k个tr组件均和同一个中间处理器连接，n≥k≥2，n为tr组件的总数。

优选地，中间处理器和tr组件设置在同一个印制板上。

优选地，中间处理器为单片机或fpga。

优选地，tr组件包括：t/r组件接收通路、t/r组件发射通路、双工路和天线阵元；天线阵元和双工路的一端双向连接，双工路的另一端和t/r组件接收通路、t/r组件发射通路均双向连接，t/r组件接收通路、t/r组件发射通路还均通过spi接口和中间处理器连接。

优选地，t/r组件接收通路包括依次连接的限幅器、低噪放、第一滤波器、第一衰减器和第一移项相器；t/r组件发射通路包括依次连接的功率放大器、激励放大器、第二滤波器、第二衰减器和第二移项相器；第一衰减器、第一移项相器、第二衰减器和第二移项相器均spi接口和中间处理器连接。

优选地，spi接口包括4根控制线，分别为sdi、sdo、sclk、cs。

与现有技术相比，本实用新型具有如下有益效果：

本实用新型通过在中央处理器和tr组件间增加用于将中央处理器输出的spi信息解调，输出spi数据至tr组件的中间处理器，中央处理器与中间处理器之间通过一组spi接口连接，这样减少中央处理器输出控制接口线数，使中央处理器控制设计简单。

附图说明

图1为本实用新型的相控阵天线tr组件原理框图。

图2为本实用新型的中央处理器对tr组件控制图。

图3为实施例1的tr组件系统的结构框图。

图4为实施例2的tr组件系统的结构框图。

图5为实施例3的tr组件系统的结构框图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

实施例1

参见图3，一种tr组件系统，包括：中央处理器、tr组件和用于将中央处理器输出的spi信息解调，输出spi数据至tr组件的中间处理器；中央处理器与中间处理器之间通过一组spi接口连接，中间处理器通过spi接口和tr组件连接。

其中，tr组件和中间处理器数量相同，每个tr组件和一个中间处理器连接。这样中央处理器的spi接口线只有原来的四分之一。

在本实施例，中间处理器为单片机或fpga。

在本实施例，tr组件包括：t/r组件接收通路、t/r组件发射通路、双工路和天线阵元；天线阵元和双工路的一端双向连接，双工路的另一端和t/r组件接收通路、t/r组件发射通路均双向连接，t/r组件接收通路、t/r组件发射通路还均通过spi接口和中间处理器连接。更进一步地，t/r组件接收通路包括依次连接的限幅器、低噪放、第一滤波器、第一衰减器和第一移项相器；t/r组件发射通路包括依次连接的功率放大器、激励放大器、第二滤波器、第二衰减器和第二移项相器；第一衰减器、第一移项相器、第二衰减器和第二移项相器均spi接口和中间处理器连接。

其中，spi接口包括4根控制线，分别为sdi、sdo、sclk、cs。

实施例2

实施例2与实施例1的区别在于，实施例2的中间处理器和tr组件设置在同一个印制板上，这样tr组件的spi接口也只有4根，如图4所示。

实施例3

实施例3与实施例1的区别在于，实施例3的tr组件的个数大于中间处理器的个数，k个tr组件均和同一个中间处理器连接，k≥2。这样能进一步减少中央处理器的spi接口线，几个tr组件共用一个小处理器，如图5所示。

综上所述，本方案关键点是在中央处理器和tr组件间增加中间处理器(可以是单片机或fpga等)，减少中央处理器输出控制接口线数。

以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

技术特征：

1.一种tr组件系统，其特征在于，包括：中央处理器、tr组件和用于将中央处理器输出的spi信息解调，输出spi数据至tr组件的中间处理器；

中央处理器与中间处理器之间通过一组spi接口连接，中间处理器通过spi接口和tr组件连接。

2.根据权利要求1所述的tr组件系统，其特征在于，tr组件和中间处理器数量相同，每个tr组件和一个中间处理器连接。

3.根据权利要求1所述的tr组件系统，其特征在于，tr组件的个数大于中间处理器的个数，k个tr组件均和同一个中间处理器连接，k≥2。

4.根据权利要求1所述的tr组件系统，其特征在于，中间处理器和tr组件设置在同一个印制板上。

5.根据权利要求1所述的tr组件系统，其特征在于，中间处理器为单片机或fpga。

6.根据权利要求1所述的tr组件系统，其特征在于，tr组件包括：t/r组件接收通路、t/r组件发射通路、双工路和天线阵元；

天线阵元和双工路的一端双向连接，双工路的另一端和t/r组件接收通路、t/r组件发射通路均双向连接，t/r组件接收通路、t/r组件发射通路还均通过spi接口和中间处理器连接。

7.根据权利要求1所述的tr组件系统，其特征在于，t/r组件接收通路包括依次连接的限幅器、低噪放、第一滤波器、第一衰减器和第一移项相器；t/r组件发射通路包括依次连接的功率放大器、激励放大器、第二滤波器、第二衰减器和第二移项相器；第一衰减器、第一移项相器、第二衰减器和第二移项相器均spi接口和中间处理器连接。

8.根据权利要求1所述的tr组件系统，其特征在于，spi接口包括4根控制线，分别为sdi、sdo、sclk、cs。

技术总结
本实用新型涉及一种TR组件系统，包括：中央处理器、TR组件和用于将中央处理器输出的SPI信息解调，输出SPI数据至TR组件的中间处理器；中央处理器与中间处理器之间通过一组SPI接口连接，中间处理器通过SPI接口和TR组件连接。本实用新型通过在中央处理器和TR组件间增加用于将中央处理器输出的SPI信息解调，输出SPI数据至TR组件的中间处理器，中央处理器与中间处理器之间通过一组SPI接口连接，这样减少中央处理器输出控制接口线数，使中央处理器控制设计简单。

技术研发人员：林家群;潘耿峰
受保护的技术使用者：广州海格通信集团股份有限公司
技术研发日：2020.03.30
技术公布日：2020.09.08