一种异步传输数据的优化装置的制作方法

本实用新型涉及通信领域，具体涉及一种异步传输数据的优化装置。

背景技术：

异步串行数据在信道中传输，一般对信道要求很苛刻，即信道收发两端时钟必须严格同步，若时钟不同步，随时间的累积信道上将产生滑动，遭成异步串行数据传输滑码。目前采用的方法一种是在接收端加锁相环路，使接收端时钟与发端同步，另外一种方法是在接收端加缓存器，接收到的数据先用接收时钟写入缓存器，再用本地时钟读出数据，然后进行处理。前者有一定的局限性，仅适用点对点通信，对于点对多点或多跳中继通信将无能为力。后者通过加大缓存器可以加长两次滑码之间的时间间隔，但随时间的积累，由于收发时钟不同步，最终缓存器将会读空或溢出，从而导致数据丢失，所以仍不能完全消除滑码。

技术实现要素：

本实用新型的目的在于克服现有技术的不足，提供一种异步传输数据的优化装置。

本实用新型的技术方案如下：

一种异步传输数据的优化装置，包括：

输出电路，用于输出异步数据；

输入电路，与所述输出电路连接，用于采集所述异步数据；

时钟控制电路，分别与所述输出电路以及所述输入电路连接，用于将所述输出电路以及所述输入电路的时钟频率进行同步控制；

所述时钟控制电路包括同步器和控制逻辑模块，所述同步器分别与所述输出电路以及所述输入电路连接，用于将所述输出电路以及所述输入电路的时钟频率进行同步，所述控制逻辑模块与所述同步器连接，用于读入所述输出电路以及所述输入电路的时钟频率，并转换为同步数据，发送至所述同步器进行同步控制。

进一步的，所述时钟控制电路还包括数据锁存器，所述数据锁存器与所述控制逻辑模块连接，用于将所述同步数据进行锁存。

进一步的，所述输出电路包括异步发送器，所述异步发送器与所述同步器连接，通过所述异步发送器输出异步数据，并向所述输入电路发送通信请求信号。

进一步的，所述输出电路还包括第一缓存器，所述第一缓存器连接在所述异步发送器与所述同步器之间，用于暂存所述异步发送器发送的所述异步数据。

进一步的，所述输入电路包括异步接收器，所述异步接收器与所述同步器连接，通过所述异步接收器采集所述异步数据，并接收所述输出电路发送的通信请求信号。

进一步的，所述输入电路还包括第二缓存器，所述第二缓存器连接在所述异步接收器与所述同步器之间，用于暂存所述异步接收器采集的所述异步数据。

相对于现有技术，本实用新型的有益效果在于：

本实用新型通过在输出电路与输入电路之间设置时钟控制电路，该时钟控制电路通过同步器和控制逻辑模块的结构组成，实现了收发两端不同时钟频率的异步数据的同步控制，可完全消除滑码，从而有效提高传输效率。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型提供的一种异步传输数据的优化装置的原理框图；

图2为本实用新型提供的一种异步传输数据的优化装置的电路框图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

为了说明本实用新型所述的技术方案，下面通过具体实施例来进行说明。

实施例

请参阅图1，本实用新型提供一种异步传输数据的优化装置，包括：

输出电路1，用于输出异步数据；

输入电路2，与所述输出电路连接，用于采集所述异步数据；

时钟控制电路3，分别与所述输出电路1以及所述输入电路2连接，用于将所述输出电路1以及所述输入电路2的时钟频率进行同步控制。

具体的，结合图2所示，所述时钟控制电路3包括同步器31、控制逻辑模块32和数据锁存器33，所述同步器31分别与所述输出电路1以及所述输入电路2连接，用于将所述输出电路1以及所述输入电路2的时钟频率进行同步，所述控制逻辑模块32与所述同步器31连接，用于读入所述输出电路1以及所述输入电路2的时钟频率，并转换为同步数据，发送至所述同步器31进行同步控制，所述数据锁存器33与所述控制逻辑模块32连接，用于将所述同步数据进行锁存。

所述输出电路1包括异步发送器11和第一缓存器12，所述异步发送器11通过第一缓存器12与所述同步器31连接，通过所述异步发送器11输出异步数据，并向所述输入电路2发送通信请求信号，所述第一缓存器12用于暂存所述异步发送器11发送的所述异步数据。

所述输入电路2包括异步接收器21，所述异步接收器21通过第二缓存器22与所述同步器31连接，通过所述异步接收器21采集所述异步数据，并接收所述输出电路1发送的通信请求信号，所述第二缓存器22用于暂存所述异步接收器21采集的所述异步数据。

通过在输出电路1与输入电路2之间设置时钟控制电路3，该时钟控制电路3通过同步器31和控制逻辑模块32的结构组成，实现了收发两端不同时钟频率的异步数据的同步控制，可完全消除滑码，从而有效提高传输效率。

以上仅为本实用新型的较佳实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。

技术特征：

1.一种异步传输数据的优化装置，其特征在于，包括：

输出电路，用于输出异步数据；

输入电路，与所述输出电路连接，用于采集所述异步数据；

时钟控制电路，分别与所述输出电路以及所述输入电路连接，用于将所述输出电路以及所述输入电路的时钟频率进行同步控制；

所述时钟控制电路包括同步器和控制逻辑模块，所述同步器分别与所述输出电路以及所述输入电路连接，用于将所述输出电路以及所述输入电路的时钟频率进行同步，所述控制逻辑模块与所述同步器连接，用于读入所述输出电路以及所述输入电路的时钟频率，并转换为同步数据，发送至所述同步器进行同步控制。

2.根据权利要求1所述的一种异步传输数据的优化装置，其特征在于，所述时钟控制电路还包括数据锁存器，所述数据锁存器与所述控制逻辑模块连接，用于将所述同步数据进行锁存。

3.根据权利要求1所述的一种异步传输数据的优化装置，其特征在于，所述输出电路包括异步发送器，所述异步发送器与所述同步器连接，通过所述异步发送器输出异步数据，并向所述输入电路发送通信请求信号。

4.根据权利要求3所述的一种异步传输数据的优化装置，其特征在于，所述输出电路还包括第一缓存器，所述第一缓存器连接在所述异步发送器与所述同步器之间，用于暂存所述异步发送器发送的所述异步数据。

5.根据权利要求1所述的一种异步传输数据的优化装置，其特征在于，所述输入电路包括异步接收器，所述异步接收器与所述同步器连接，通过所述异步接收器采集所述异步数据，并接收所述输出电路发送的通信请求信号。

6.根据权利要求5所述的一种异步传输数据的优化装置，其特征在于，所述输入电路还包括第二缓存器，所述第二缓存器连接在所述异步接收器与所述同步器之间，用于暂存所述异步接收器采集的所述异步数据。

技术总结
本实用新型公开一种异步传输数据的优化装置，包括：输出电路，用于输出异步数据；输入电路，与所述输出电路连接，用于采集所述异步数据；时钟控制电路，分别与所述输出电路以及所述输入电路连接，用于将所述输出电路以及所述输入电路的时钟频率进行同步控制；所述时钟控制电路包括同步器和控制逻辑模块，所述同步器分别与输出电路以及输入电路连接，用于将所述输出电路以及输入电路的时钟频率进行同步，所述控制逻辑模块与所述同步器连接，用于读入所述输出电路以及所述输入电路的时钟频率，并转换为同步数据，发送至所述同步器进行同步控制。本实用新型可实现收发两端不同时钟频率的异步数据的同步控制，可完全消除滑码，从而有效提高传输效率。

技术研发人员：陈浩;杨增静
受保护的技术使用者：深圳市通微科技有限公司
技术研发日：2020.11.04
技术公布日：2021.06.29