一种波束赋形的数据处理系统的制作方法

本发明涉及数据处理，具体涉及一种波束赋形的数据处理系统。

背景技术：

1、第四代移动通信系统(4g)和第五代无线通信系统(5g)中的核心技术包括波束赋形(beamforming)，所述波束赋形是一个用天线阵列构造射频信号辐射方向的技术，通过调整天线阵列的相位等参数，使得某些角度的信号获得相长干涉，而另一些角度的信号获得相消干涉，从而对波束的方向和形状进行构造。

2、现有技术中，波束赋形的数学本质是一种复数矩阵乘法运算，其数据处理过程可表示为以下复数矩阵乘法运算：y＝a×x，其中x＝(xij)n×l为1维或多维复数输入信号,a＝(aij)m×n为波束赋形2维复数矩阵，y＝(yij)m×l为1维或多维复数输出信号，所述复数矩阵乘法运算在芯片或现场可编程门阵列(field programable gate array，fpga)实现中需要大量的乘法器参与，导致乘法器的资源占用量大，成本较高。

3、综上所述，如何减少复数矩阵运算时乘法器的数量，是目前需要解决的问题。

技术实现思路

1、有鉴于此，本发明实施例提供了一种波束赋形的数据处理系统，可以减少复数矩阵运算时乘法器的数量。

2、第一方面，本发明实施例提供了一种波束赋形的数据处理系统，该系统包括：多个第一列级联预加乘法器序列、第二列级联预加乘法器序列、第三列级联预加乘法器序列、第一加法器和第二加法器；

3、其中，所述第一列级联预加乘法器序列中第一个预加乘法器的输入为波束赋形复数矩阵的实部所述波束赋形复数矩阵的虚部和多维复数输入信号的实部所述第一列级联预加乘法器序列中最后一个预加乘法器的输出为

4、所述第二列级联预加乘法器序列中第一个预加乘法器的输入为所述波束赋形复数矩阵的虚部所述多维复数输入信号的实部和所述多维复数输入信号的虚部所述第二列级联预加乘法器序列中最后一个预加乘法器的输出为

5、所述第三列级联预加乘法器序列中第一个预加乘法器的输入为所述波束赋形复数矩阵的实部所述多维复数输入信号的实部和所述多维复数输入信号的虚部所述第三列级联预加乘法器序列中最后一个预加乘法器的输出为

6、所述第一加法器的输入为所述第一列级联预加乘法器序列中最后一个预加乘法器的输出与所述第二列级联预加乘法器序列中最后一个预加乘法器的输出，所述第一加法器的输出为多维复数输出信号的实部

7、所述第二加法器的输入为所述第一列级联预加乘法器序列中最后一个预加乘法器的输出与所述第三列级联预加乘法器序列中最后一个预加乘法器的输出，所述第二加法器的输出为多维复数输出信号的虚部

8、其中，n为所述多维复数输入信号的流数，n大于等于2。

9、可选的，所述第一列级联预加乘法器序列、所述第二列级联预加乘法器序列和所述第三列级联预加乘法器序列中预加乘法器的数量相同，所述数量等于所述多维复数输入信号的流数。

10、可选的，所述第一列级联预加乘法器序列中第2个至第n个预加乘法器的输入为所述波束赋形复数矩阵的实部所述波束赋形复数矩阵的虚部所述多维复数输入信号的实部和上一个预加乘法器的输出；

11、所述第二列级联预加乘法器序列中第2个至第n个预加乘法器的输入为所述波束赋形复数矩阵的虚部所述多维复数输入信号的实部所述多维复数输入信号的虚部和上一个预加乘法器的输出；

12、所述第三列级联预加乘法器序列中第2个至第n个预加乘法器的输入为所述波束赋形复数矩阵的虚部所述多维复数输入信号的实部和所述多维复数输入信号的虚部和上一个预加乘法器的输出。

13、可选的，所述预加乘法器的输入口为普通输入口或级联输入口，所述预加乘法器的输出口为普通输出口或级联输出口。

14、可选的，所述第一列级联预加乘法器序列、第二列级联预加乘法器序列、第三列级联预加乘法器序列的每一列中的第一个预加乘法器的输入口为普通输入口，所述每一列中的第2至n个预加乘法器的输入口为级联输入口。

15、可选的，所述第一列级联预加乘法器序列、第二列级联预加乘法器序列、第三列级联预加乘法器序列的每一列中的第一个至第n-1个预加乘法器的输出口为级联输出口，所述每一列中的第n个预加乘法器的输出口为普通输出口。

16、可选的，该系统还包括：多个寄存器，其中，所述寄存器插入在第一列级联预加乘法器序列、第二列级联预加乘法器序列、第三列级联预加乘法器序列中，以及插入在预加乘法器的信号输入位置。

17、可选的，所述寄存器插入在第一列级联预加乘法器序列、第二列级联预加乘法器序列、第三列级联预加乘法器序列中，具体包括：

18、对于每一列级联预加乘法器序列，根据级联结构优化的需求将所述寄存器插入到每一列级联预加乘法器中多个预加乘法器的普通输出口与下一个预加乘法器的普通输入口之间。

19、可选的，所述寄存器插入在预加乘法器的信号输入位置，具体包括：

20、所述寄存器插入在所述预加乘法器的所述波束赋形复数矩阵的实部所述波束赋形复数矩阵的虚部所述多维复数输入信号的实部和所述多维复数输入信号的虚部的输入位置。

21、可选的，所述输入位置的寄存器的数量不同，随流数n的增大而增加。

22、本发明实施例的数据处理系统包括多个第一列级联预加乘法器序列、第二列级联预加乘法器序列、第三列级联预加乘法器序列、第一加法器和第二加法器，所述第一列级联预加乘法器序列、所述第二列级联预加乘法器序列和所述第三列级联预加乘法器序列中预加乘法器的数量相同，所述数量等于所述多维复数输入信号的流数n，所述波束赋形的数据处理系统中预加乘法器的数量为3*n。通过上述实施例，可以通过数量较少的预加乘法器构建波束赋形的数据处理系统。

技术特征：

1.一种波束赋形的数据处理系统，其特征在于，该系统包括：多个第一列级联预加乘法器序列、第二列级联预加乘法器序列、第三列级联预加乘法器序列、第一加法器和第二加法器；

2.如权利要求1所述的系统，其特征在于，所述第一列级联预加乘法器序列、所述第二列级联预加乘法器序列和所述第三列级联预加乘法器序列中预加乘法器的数量相同，所述数量等于所述多维复数输入信号的流数。

3.如权利要求1所述的系统，其特征在于，所述第一列级联预加乘法器序列中第2个至第n个预加乘法器的输入为所述波束赋形复数矩阵的实部所述波束赋形复数矩阵的虚部所述多维复数输入信号的实部和上一个预加乘法器的输出；

4.如权利要求1所述的系统，其特征在于，所述预加乘法器的输入口为普通输入口或级联输入口，所述预加乘法器的输出口为普通输出口或级联输出口。

5.如权利要求4所述的系统，其特征在于，所述第一列级联预加乘法器序列、第二列级联预加乘法器序列、第三列级联预加乘法器序列的每一列中的第一个预加乘法器的输入口为普通输入口，所述每一列中的第2至n个预加乘法器的输入口为级联输入口。

6.如权利要求4所述的系统，其特征在于，所述第一列级联预加乘法器序列、第二列级联预加乘法器序列、第三列级联预加乘法器序列的每一列中的第一个至第n-1个预加乘法器的输出口为级联输出口，所述每一列中的第n个预加乘法器的输出口为普通输出口。

7.如权利要求1所述的系统，其特征在于，该系统还包括：多个寄存器，其中，所述寄存器插入在第一列级联预加乘法器序列、第二列级联预加乘法器序列、第三列级联预加乘法器序列中，以及插入在预加乘法器的信号输入位置。

8.如权利要求7所述的系统，其特征在于，所述寄存器插入在第一列级联预加乘法器序列、第二列级联预加乘法器序列、第三列级联预加乘法器序列中，具体包括：

9.如权利要求8所述的系统，其特征在于，所述寄存器插入在预加乘法器的信号输入位置，具体包括：

10.如权利要求9所述的系统，其特征在于，所述输入位置的寄存器的数量不同，随流数n的增大而增加。

技术总结
本发明实施例公开了一种波束赋形的数据处理系统。本发明实施例的数据处理系统包括多个第一列级联预加乘法器序列、第二列级联预加乘法器序列、第三列级联预加乘法器序列、第一加法器和第二加法器，所述第一列级联预加乘法器序列、所述第二列级联预加乘法器序列和所述第三列级联预加乘法器序列中预加乘法器的数量相同，所述数量等于所述多维复数输入信号的流数N，所述波束赋形的数据处理系统中预加乘法器的数量为3*N。通过上述实施例，可以通过数量较少的预加乘法器构建波束赋形的数据处理系统。

技术研发人员：冯桂柱
受保护的技术使用者：四川恒湾科技有限公司
技术研发日：
技术公布日：2024/1/12