一种解速率匹配方法、装置、电子设备及存储介质与流程

本发明实施例涉及通信，尤其涉及一种解速率匹配方法、装置、电子设备及存储介质。

背景技术：

1、为了满足宽带无线通信系统对高数据率的要求，需要对通信编码解速率匹配处理的实现方法进行优化。通信编码可以是并行级联卷积码，并行级联卷积码是将两个分量码通过随机交织器并行级联从而构造出近似随机的长码；其中，分量码可以是递归系统卷积码。

2、现有解速率匹配技术在对通信编码进行解速率匹配的过程中，在匹配到通信编码中存在空比特数据的情况下，通过编写脚本实现对通信编码中的空比特数据进行跳过处理，再读取通信编码中的非空比特数据。

3、发明人在实现本发明的过程中，发现通过编写脚本实现对通信编码中的空比特数据跳过的处理方式，大大增加了通信编码译码的时间成本，同时也降低了通信编码译码的吞吐率。

技术实现思路

1、本发明实施例提供一种解速率匹配方法、装置、电子设备及存储介质，节省了译码时间，同时提高了译码吞吐率。

2、根据本发明的一方面，提供了一种解速率匹配方法，包括：

3、对目标通信编码的多层次输入数据进行合并，生成目标通信编码合并数据；

4、确定所述目标通信编码合并数据匹配的待配置译码缓存位置；

5、确定所述待配置译码缓存位置中的空比特数据插入位置和非空比特数据插入位置；

6、在所述待配置译码缓存位置中的空比特数据插入位置处插入设定数量的空比特数据；

7、在所述待配置译码缓存位置中的非空比特数据插入位置处插入所述目标通信编码合并数据。

8、根据本发明的另一方面，提供了一种解速率匹配装置，包括：

9、多层次输入数据合并模块，用于对目标通信编码的多层次输入数据进行合并，生成目标通信编码合并数据；

10、待配置译码缓存位置确定模块，用于确定所述目标通信编码合并数据匹配的待配置译码缓存位置；

11、空比特数据确定模块，用于确定所述待配置译码缓存位置中的空比特数据插入位置和非空比特数据插入位置；

12、空比特数据插入模块，用于在所述待配置译码缓存位置中的空比特数据插入位置处插入设定数量的空比特数据；

13、目标通信编码合并数据插入模块，用于在所述待配置译码缓存位置中的非空比特数据插入位置处插入所述目标通信编码合并数据。

14、根据本发明的另一方面，提供了一种电子设备，所述电子设备包括：

15、至少一个处理器；以及

16、与所述至少一个处理器通信连接的存储器；其中，

17、所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行本发明任一实施例所述的解速率匹配方法。

18、根据本发明的另一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现本发明任一实施例所述的解速率匹配方法。

19、在本发明实施例中，对目标通信编码的多层次输入数据进行合并得到目标通信编码合并数据，确定目标通信编码合并数据匹配的待配置译码缓存位置。在此基础上，确定待配置译码缓存位置中的空比特数据插入位置和非空比特数据插入位置，在待配置译码缓存位置中的空比特数据插入位置处插入设定数量的空比特数据，在待配置译码缓存位置中的非空比特数据插入位置处插入目标通信编码合并数据，解决了现有技术在对目标通信编码进行解速率匹配处理过程中，存在译码时间成本大和效率低的问题，节省了译码时间，同时提高了译码吞吐率。

20、应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。

技术特征：

1.一种解速率匹配方法，其特征在于，包括：

2.根据权利要求1所述的方法，其特征在于，所述对目标通信编码的多层次输入数据进行合并，生成目标通信编码合并数据，包括：

3.根据权利要求2所述的方法，其特征在于，所述对所述第一划分段输入数据和所述第二划分段输入数据进行合并，得到所述目标通信编码合并数据，包括：

4.根据权利要求1所述的方法，其特征在于，所述确定所述待配置译码缓存位置中的空比特数据插入位置，包括：

5.根据权利要求4所述的方法，其特征在于，所述确定所述待配置译码缓存位置中的空比特数据的数量，包括：

6.根据权利要求5所述的方法，其特征在于，所述目标通信编码的多层次输入数据包括目标通信编码的系统信息数据；所述根据所述待配置译码缓存位置中的空比特数据的数量确定所述待配置译码缓存位置中的空比特数据插入位置，包括：

7.根据权利要求1所述的方法，其特征在于，所述目标通信编码的多层次输入数据包括目标通信编码的交织码译码数据；所述根据所述待配置译码缓存位置中的空比特数据的数量确定所述待配置译码缓存位置中的空比特数据插入位置，包括：

8.根据权利要求1所述的方法，其特征在于，在所述在所述待配置译码缓存位置中的非空比特数据插入位置处插入所述目标通信编码合并数据之后，还包括：

9.一种解速率匹配装置，其特征在于，包括：

10.一种电子设备，其特征在于，所述电子设备包括：

11.一种计算机存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现权利要求1-8中任一所述的解速率匹配方法。

技术总结
本发明实施例公开了一种解速率匹配方法、装置、电子设备及存储介质，包括：对目标通信编码的多层次输入数据进行合并，生成目标通信编码合并数据；确定所述目标通信编码合并数据匹配的待配置译码缓存位置；确定所述待配置译码缓存位置中的空比特数据插入位置和非空比特数据插入位置；在所述待配置译码缓存位置中的空比特数据插入位置处插入设定数量的空比特数据；在所述待配置译码缓存位置中的非空比特数据插入位置处插入所述目标通信编码合并数据。本发明实施例的技术方案节省了译码时间，同时提高了译码吞吐率。

技术研发人员：康乐
受保护的技术使用者：上海思朗科技有限公司
技术研发日：
技术公布日：2024/1/22