一种高精度时钟信号合成处理的方法、基带单元及基站与流程

本申请涉及基站时钟信号领域，具体而言本申请实施例涉及一种高精度时钟信号合成处理的方法、基带单元及基站。

背景技术：

1、无线通信领域中由于每个无线空口使用了相对较短时间的时隙slot做为最小的数据搬运单元(125us,500us)，尤其是tdd系统对于每个slot特别是上下行的转换做了非常严格的时钟上的定义，因此时钟的同步是做为通信系统首要解决的问题。

2、然而，在实际时钟中基站会面临时钟源丢失的情况，因此就需要在时钟源丢失时在一定时间范围内保证时钟的偏移在可控的范围内部，当前通用解决方案为：选用高精度的晶振和配套的时钟保持电路来避免该类问题，但是由于高精度晶振以及时钟保持电路的成本高且不易维护因此导致应用场景受限或者未被充分利用。

技术实现思路

1、本申请实施例的目的在于提供一种高精度时钟信号合成处理的方法、基带单元及基站，采用本申请实施例的可以直接利用基站主板上已有的晶振(非是背景技术部分独立配置的高精度的晶振)进行合成等处理得到高精度时钟信号，代替相关技术为避免时钟源丢失而需要独立布置高精度时钟和时钟保持电路带来的成本增加等相关技术问题。

2、第一方面，本申请实施例提供一种高精度时钟信号合成处理的方法，所述方法包括：采用第i纠偏信号对至少两个晶振源在当前时刻输出的晶振信号进行纠偏处理，得到第i合成晶振信号，其中，i为大于或等于1的整数；至少根据所述第i合成晶振信号得到第i+1纠偏信号，其中，所述第i+1纠偏信号是与累计偏移量相关的，所述累计偏移量用于表征设定时间段内温度对所述至少两个晶振源的影响，所述第i+1纠偏信号用于对所述至少两个晶振源在下一时刻输出的晶振信号进行纠偏处理得到第i+1合成晶振信号。

3、在一些实施例中，所述至少两个晶振源包括：为处理器cpu提供晶振信号的第一晶振源和fpga模块上的第二晶振源；为处理器cpu提供晶振信号的第一晶振源和基带管理控制器模块bmc上的第二晶振源；或者，为处理器cpu提供晶振信号的第一晶振源、fpga模块上的第二晶振源以及pcie模块上的第三晶振源。

4、在一些实施例中，所述处理器cpu是位于基带单元bbu的主控板或者基带板上的单元。

5、在一些实施例中，所述采用第i纠偏信号对至少两个晶振源在当前时刻输出的晶振信号进行纠偏处理，得到第i合成晶振信号，包括：计算在所述当前时刻输出的晶振信号与所述第i纠偏信号的平均值得到所述第i合成晶振信号。

6、在一些实施例中，在所述第i时刻输出的晶振信号包括第一方波晶振信号以及第二方波晶振信号，所述第i纠偏信号为第三方波信号，其中，所述计算在所述当前时刻输出的晶振信号与所述第i纠偏信号的平均值得到所述第i合成晶振信号，包括：确认所述第一方波晶振信号的下降沿出现在第一时刻t1；确认所述第二方波晶振信号的下降沿出现在第二时刻t2；确认所述第三方波信号的下降沿出现在第三时刻t3；计算所述在第一时刻t1、所述第二时刻t2以及所述第三时刻t3的平均值，得到目标时刻；将所述目标时刻作为所述第i合成晶振信号的下降沿时刻，得到所述第i合成晶振信号。

7、在一些实施例中，所述至少根据所述第i合成晶振信号得到第i+1纠偏信号，包括：获取在生成所述第i合成晶振信号的时刻所述至少两个晶振源中各晶振源的温度；根据所述温度查询偏移量统计表得到相应的累计纠偏移量；根据所述相应的累计偏移量以及所述第i合成晶振信号得到所述第i+1纠偏信号。

8、在一些实施例中，所述根据所述相应的累计偏移量以及所述第i合成晶振信号得到所述第i+1纠偏信号，包括：获取累计偏移量系数；计算所述累计偏移量系数与所述相应累计偏移量的乘积，得到乘积结果；计算所述乘积结果与所述第i合成晶振信号的和得到所述第i+1纠偏信号。

9、在一些实施例中，在所述根据所述温度查询偏移量统计表得到相应的累计纠偏移量之前，所述方法还包括：获取到达回波信号校准模块的所述第i合成晶振信号包括的连续多个方波的下降沿；计算所述连续多个方波中前后相邻的两个方波的下降沿的时间差；根据所述时间差得到所述偏移量统计表中的各累计偏移量。

10、在一些实施例中，在所述至少根据所述第i合成晶振信号得到第i+1纠偏信号之后，所述方法还包括：在目标时刻发送所述第i+1纠偏信号，以使得所述第i+1纠偏信号可对所述至少两个晶振源在第i+1时刻输出的晶振信号进行纠偏处理得到第i+1合成晶振信号。

11、在一些实施例中，在所述在目标时刻发送所述第i+1纠偏信号之前，所述方法还包括：进行往返信号测试，得到往返总时长；根据所述往返总时长确定延时发送时长；计算接收第i合成晶振信号的时刻与所述延时发送时长的和，得到所述目标时刻。

12、在一些实施例中，所述根据所述往返总时长确定延时发送时长，包括：将所述总时长除以2得到所述延时发送时长。

13、第二方面，本申请的实施例提供一种高精度时钟信号合成处理装置，所述高精度时钟信号合成处理装置包括：信号合路处理单元，被配置为采用第i纠偏信号对所述至少两个晶振源在当前时刻输出的晶振信号进行纠偏处理，得到第i合成晶振信号；回波信号校准模块，被配置为至少根据所述第i合成晶振信号得到第i+1纠偏信号，其中，所述第i+1纠偏信号是与累计偏移量相关的，所述累计偏移量用于表征设定时间段内温度对所述至少两个晶振源的影响，所述第i+1纠偏信号用于对所述至少两个晶振源在下一时刻输出的晶振信号进行纠偏处理得到第i+1合成晶振信号。

14、在一些实施例中，所述至少两个晶振源包括为处理器cpu提供晶振信号的第一晶振源和fpga模块上的第二晶振源，所述回波信号校准模块位于所述fpga模块上。

15、在一些实施例中，所述至少两个晶振源为处理器cpu提供晶振信号的第一晶振源和基带管理控制器模块bmc上的第二晶振源，所述回波信号校准模块位于所述基带管理控制器模块bmc上。

16、第三方面，本申请的一些实施例提供一种基带单元bbu，所述基带单元包括如上述的高精度时钟信号合成处理装置以及至少两个晶振源，其中，所述至少两个晶振源用于向所述高精度时钟信号合成处理装置提供晶振信号。

17、第四方面，本申请的一些实施例提供一种基站，所述基站包括如第三方面所述的基带单元bbu以及射频信号处理单元,其中，所述基带单元bbu通过传输线与所述射频信号处理单元进行通信。

技术特征：

1.一种高精度时钟信号合成处理的方法，其特征在于，所述方法包括：

2.如权利要求1所述的方法，其特征在于，所述至少两个晶振源包括：

3.如权利要求2所述的方法，其特征在于，所述处理器cpu是位于基带单元bbu的主控板或者基带板上的单元。

4.如权利要求1所述的方法，其特征在于，所述采用第i纠偏信号对至少两个晶振源在当前时刻输出的晶振信号进行纠偏处理，得到第i合成晶振信号，包括：

5.如权利要求4所述的方法，其特征在于，在所述第i时刻输出的晶振信号包括第一方波晶振信号以及第二方波晶振信号，所述第i纠偏信号为第三方波信号，其中，

6.如权利要求1所述的方法，其特征在于，所述至少根据所述第i合成晶振信号得到第i+1纠偏信号，包括：

7.如权利要求6所述的方法，其特征在于，所述根据所述相应的累计偏移量以及所述第i合成晶振信号得到所述第i+1纠偏信号，包括：

8.如权利要求6所述的方法，其特征在于，在所述根据所述温度查询偏移量统计表得到相应的累计纠偏移量之前，所述方法还包括：

9.如权利要求1所述的方法，其特征在于，在所述至少根据所述第i合成晶振信号得到第i+1纠偏信号之后，所述方法还包括：

10.如权利要求9所述的方法，其特征在于，

11.如权利要求10所述的方法，其特征在于，所述根据所述往返总时长确定延时发送时长，包括：

12.一种高精度时钟信号合成处理装置，其特征在于，所述高精度时钟信号合成处理装置包括：

13.如权利要求12所述的高精度时钟信号合成处理装置，其特征在于，所述至少两个晶振源包括为处理器cpu提供晶振信号的第一晶振源和fpga模块上的第二晶振源，所述回波信号校准模块位于所述fpga模块上。

14.如权利要求12所述的高精度时钟信号合成处理装置，其特征在于，所述至少两个晶振源为处理器cpu提供晶振信号的第一晶振源和基带管理控制器模块bmc上的第二晶振源，所述回波信号校准模块位于所述基带管理控制器模块bmc上。

15.一种基带单元bbu，其特征在于，所述基带单元包括如权利要求12-14中任一项所述的高精度时钟信号合成处理装置以及至少两个晶振源，其中，所述至少两个晶振源用于向所述高精度时钟信号合成处理装置提供晶振信号。

16.一种基站，其特征在于，所述基站包括如权利要求15所述的基带单元bbu以及射频信号处理单元,其中，所述基带单元bbu通过传输线与所述射频信号处理单元进行通信。

技术总结
本申请实施例提供一种高精度时钟信号合成处理的方法、基带单元及基站，所述方法包括：采用第i纠偏信号对至少两个晶振源在当前时刻输出的晶振信号进行纠偏处理，得到第i合成晶振信号；至少根据所述第i合成晶振信号得到第i+1纠偏信号，其中，所述第i+1纠偏信号是与累计偏移量相关的，所述累计偏移量用于表征设定时间段内温度对所述至少两个晶振源的影响，所述第i+1纠偏信号用于对所述至少两个晶振源在下一时刻输出的晶振信号进行纠偏处理得到第i+1合成晶振信号。采用本申请实施可以避免为基站独立布置高精度时钟和时钟保持电路带来的成本增加等相关技术问题，同时为晶振和时钟保持提供新的硬件方案。

技术研发人员：申为科,吴刚,王海龙
受保护的技术使用者：飞腾信息技术有限公司
技术研发日：
技术公布日：2024/1/25