本公开总体涉及无线通信设备中通过串行总线的串行通信，并且更具体地，涉及c-phy接口中控制信令中的错误检测。
背景技术：
1、移动通信设备通常包括各种组件，诸如电路板、集成电路(ic)设备、专用集成电路(asic)设备和/或片上系统(soc)设备。这些组件的类型可以包括处理电路、用户接口组件、存储装置和通过串行总线进行通信的其他外围组件。串行总线可以根据标准化协议或专有协议来操作。在一个示例中，串行总线可根据集成电路间(i2c或i2c)通信协议来操作。i2c总线被配置作为多点总线，并且被开发用于将低速外围设备连接到处理器。i2c总线的两条导线包括承载数据信号的串行数据线(sda)和承载时钟信号的串行时钟线(scl)。
2、定义了用于互连移动通信设备中的某些类型的组件的多个标准。例如，不同类型的接口可用于移动通信设备中的应用处理器和显示器或相机组件之间的通信。一些显示器或相机组件采用符合由mipi联盟规定的标准或协议的接口，其用于相机串行接口(csi)和显示串行接口(dsi)。
3、mipi联盟dsi、dsi-2(在本文中单独地或共同地称为dsi)以及csi和csi-2(在本文中单独地或共同地称为csi)标准定义了可部署在ic内或ic设备和soc设备的某种组合之间的有线接口。csi协议可用于耦合相机和应用处理器。dsi协议可用于耦合应用处理器和显示子系统。这些应用中的每个应用中的低级物理层(phy)接口可以根据mipi联盟c-phy或d-phy标准和协议来实现。针对c-phy接口和d-phy接口定义了通信的高速模式和低功率模式。c-phy高速模式使用在3线链路上以不同相位发送的低压多相信号。d-phy高速模式使用多个2线通道来承载低压差分信号。c-phy接口和d-phy接口的低功率模式提供了比高速模式更低的速率并且以更高的电压发送信号。
4、随着设备技术的改进，在某些情况下已经通过增加用于控制串行接口上的信令的时钟速率来满足对串行总线上的较高数据速率需求的组合。例如，用于mipic-phy接口的版本2.0规范提供了4.5ghz和6.0ghz之间的发送时钟速率。增加发送时钟频率可以减小为数据信号定义的公差和裕度。当发送时钟速率时，在c-phy事务期间发送的某些控制模式可能更容易被损坏，并且检测或响应此类损坏的失败可能导致c-phy接口上的数据吞吐量损失。由于这些和其他原因，存在对改进c-phy接口中的错误检测的持续需要。
技术实现思路
1、本公开的某些方面涉及使得移动通信设备和其他便携式设备能够检测和忽略由c-phy三线通信链路上的损坏发送所导致的错误控制信号的系统、装置、方法和技术。
2、在本公开的各个方面中，一种通信接口电路包括：移位寄存器，该移位寄存器被配置为将3位符号的串行流转换为并行多符号字，该并行多符号字包括根据到达移位寄存器的输入端的时间排序的多个符号；一组符号比较器，每个符号比较器被配置为确定该并行多符号字中的符号模式是否指示在该3位符号的串行流中存在假同步模式；和同步检测电路，该同步检测电路被配置为提供当在该3位符号的串行流中检测到同步模式时有效的控制信号，并且该同步检测电路还被配置为当该组符号比较器中的至少一个符号比较器指示3位符号的假同步模式的存在时抑制该控制信号。
3、在本公开的各个方面中，一种用于操作通信接口电路的方法包括：配置移位寄存器以将3位符号的串行流转换为并行多符号字，该并行多符号字包括根据到达移位寄存器的输入端的时间排序的多个符号；配置一组符号比较器中的每个符号比较器以确定并行多符号字中的符号模式是否指示在3位符号的串行流中存在假同步模式；配置同步检测电路以提供当在3位符号的串行流中检测到同步模式时有效的控制信号；以及当该组符号比较器中的至少一个符号比较器指示3位符号的假同步模式的存在时，抑制控制信号。
4、在本公开的各个方面中，一种装置包括：用于将3位符号的串行流转换为并行多符号字的部件，该并行多符号字包括根据到达用于将3位符号的串行流转换为并行多符号字的部件的输入端的时间排序的多个符号；用于比较符号序列的部件，该用于比较符号序列的部件包括一组符号比较器，其中每个符号比较器被配置为确定并行多符号字中的符号模式是否指示在3位符号的串行流中存在假同步模式；和用于检测同步模式的部件，该用于检测同步模式的部件被配置为提供当在3位符号的串行流中检测到同步模式时有效的控制信号，并且该用于检测同步模式的部件还被配置为当该组符号比较器中的至少一个符号比较器指示3位符号的假同步模式的存在时抑制该控制信号。
5、在本公开的各个方面中，一种处理器可读存储介质包括用于配置移位寄存器以将3位符号的串行流转换为并行多符号字的代码，该并行多符号字包括根据到达该移位寄存器的输入端的时间排序的多个符号；配置一组符号比较器中的每个符号比较器以确定并行多符号字中的符号模式是否指示在3位符号的串行流中存在假同步模式；配置同步检测电路以提供当在3位符号的串行流中检测到同步模式时有效的控制信号；以及当该组符号比较器中的至少一个符号比较器指示3位符号的假同步模式的存在时，抑制控制信号。
6、在某些方面中，3位符号的串行流中的每个符号表示三线差分串行通信链路的信令状态的转变。在三线差分串行通信链路上发送的同步模式可包括各自具有第一值的符号序列，该符号序列在发送中跟随有具有第二值的符号。在一个示例中，假同步模式包括具有第二值的损坏符号，并且该损坏符号在发送中可跟随有各自具有第一值的符号序列。在一些示例中，损坏符号被包括在根据c-phy协议配置的post模式中。
7、在某些方面中，该组符号比较器中的符号比较器接收并行多符号字的不同序列。在某些方面中，解映射器可被配置为输出映射到并行多符号字中的七个符号的16位数据字。
1.一种通信接口电路，所述通信接口电路包括：
2.根据权利要求1所述的通信接口电路，其中3位符号的所述串行流中的每个符号表示三线差分串行通信链路的信令状态的转变。
3.根据权利要求2所述的通信接口电路，其中在所述三线差分串行通信链路上发送的同步模式包括各自具有第一值的符号序列，所述符号序列在发送中跟随有具有第二值的符号。
4.根据权利要求3所述的通信接口电路，其中所述假同步模式包括具有所述第二值的损坏符号。
5.根据权利要求4所述的通信接口电路，其中所述损坏符号在发送中跟随有各自具有所述第一值的符号序列。
6.根据权利要求4所述的通信接口电路，其中所述损坏符号被包括在根据c-phy协议配置的post模式中。
7.根据权利要求1所述的通信接口电路，其中所述一组符号比较器中的所述符号比较器接收所述并行多符号字的不同序列。
8.根据权利要求1所述的通信接口电路，所述通信接口电路还包括：
9.一种用于操作移动通信设备中的显示器或相机的方法，所述方法包括：
10.根据权利要求9所述的方法，其中3位符号的所述串行流中的每个符号表示三线差分串行通信链路的信令状态的转变。
11.根据权利要求10所述的方法，其中在所述三线差分串行通信链路上发送的同步模式包括各自具有第一值的符号序列，所述符号序列在发送中跟随有具有第二值的符号。
12.根据权利要求11所述的方法，其中所述假同步模式包括具有所述第二值的损坏符号。
13.根据权利要求12所述的方法，其中所述损坏符号在发送中跟随有各自具有所述第一值的符号序列。
14.根据权利要求12所述的方法，其中所述损坏符号被包括在根据c-phy协议配置的post模式中。
15.根据权利要求9所述的方法，其中所述一组符号比较器中的所述符号比较器接收所述并行多符号字的不同子集。
16.根据权利要求9所述的方法，所述方法还包括：
17.一种装置，所述装置包括：
18.根据权利要求17所述的装置，其中3位符号的所述串行流中的每个符号表示三线差分串行通信链路的信令状态的转变。
19.根据权利要求18所述的装置，其中在所述三线差分串行通信链路上发送的同步模式包括各自具有第一值的符号序列，所述符号序列在发送中跟随有具有第二值的符号。
20.根据权利要求19所述的装置，其中所述假同步模式包括具有所述第二值的损坏符号，并且所述损坏符号在发送中跟随有各自具有所述第一值的符号序列。
21.根据权利要求20所述的装置，其中所述损坏符号被包括在根据c-phy协议配置的post模式中。
22.根据权利要求17所述的装置，其中所述一组符号比较器中的所述符号比较器接收所述并行多符号字的不同子集。
23.根据权利要求17所述的装置，所述装置还包括：
24.一种处理器可读存储介质，所述处理器可读存储介质包括被配置为使处理电路执行以下操作的代码：
25.根据权利要求24所述的处理器可读存储介质，其中3位符号的所述串行流中的每个符号表示三线差分串行通信链路的信令状态的转变。
26.根据权利要求25所述的处理器可读存储介质，其中在所述三线差分串行通信链路上发送的同步模式包括各自具有第一值的符号序列，所述符号序列在发送中跟随有具有第二值的符号。
27.根据权利要求26所述的处理器可读存储介质，其中所述假同步模式包括具有所述第二值的损坏符号，并且所述损坏符号在发送中跟随有各自具有所述第一值的符号序列。
28.根据权利要求27所述的处理器可读存储介质，其中所述损坏符号被包括在根据c-phy协议配置的post模式中。
29.根据权利要求24所述的处理器可读存储介质，其中所述一组符号比较器中的所述符号比较器接收所述并行多符号字的不同子集。
30.根据权利要求24所述的处理器可读存储介质，所述处理器可读存储介质还包括被配置为使所述处理电路执行以下操作的代码：