对视频大相移不敏感的水平行计数器的制作方法

文档序号:7561666阅读:321来源:国知局
专利名称:对视频大相移不敏感的水平行计数器的制作方法
技术领域
本发明涉及对垂直消隐期间可能出现在视频信号中的信息进行检测。
通常视频信号包括垂直影象间隔,每个垂直影象间隔又包括许多水平行间隔,例如在NTSC电视制中每个垂直间隔包含525行。每个垂直间隔的一部分通常称之为垂直消隐期该垂直消隐期可跨越若干个水平行间隔,例如,超过20个水平行间隔。每个垂直和水平间隔的起点是由包含在一个复合电视信号中的各自的垂直与水平同步脉冲来识别的。
在消隐期间的视频信号之内容一般不是和正常电视图象部分那样打算显示的。消隐期间没有图象信息,使得消隐期间插入诸如电视文字广播和闭式字幕数据(closedcaptiondata)等辅助信息成为可能。每种辅助信息的标准指定了该信息在垂直消隐期内的位置。例如,现行闭式字幕标准(见P.947CFR§§15.119和73.682)指定了用于闭式字幕对应于ASCII码字符的数字数据必须在垂直消隐期的第21行内。
为恢复辅助信息的一种方法是通过对水平同步脉冲的计数去精确地识别一个在垂直消隐期内包含辅助信息的特定行间隔,例如行21。例如,某种水平行计数器可被一个垂直同步脉冲起动并通过水平同步脉冲来计时。理想的情况是,该计数值与行数有关。
一种电视接收机可产生可用来控制行计数中的各种形式的水平和垂直同步信号。例如,一个同步分离器可直接从所接收到的复合电视信号产生同步信号,联邦电信委员会(FCC)要求规定对复合视频信号的精确定时限定。这些定时限制可能意味着同步分离器的输出可为行计数器的一个可靠的控制信号源。然而,在垂直消隐期内,与均等脉冲的出现相结合的各种弱信号可在同步分离器输出端产生不规则的水平同步脉冲波形,因此,同步分离器输出且不是行计数器的时钟脉冲的可靠来源。这样看来,最好还是采用一个更规则的水平同步波形去控制行计数器的定时。例如,通常包含于电视接收机中以偏转为目的的水平锁相环(PLL)的输出即可以水平行速率产生规则的脉冲波形。
由于FCC规范之故,在任何水平行内的数据的起点都是精确地相对于全电视信号或同步分离器输出来定时的,而不必相对于水平PLL输出定时。微小的定时偏差不会对一般电视图象的显示产生有害影响。然而,在水平PLL电路操作受到干扰时,可能导致显著的定时误差。例如,在盒式录象机(VCR)中的双视频读出磁头之间的切换可产生与标称64us周期显著不同的异常水平行周期。这种行周期的偏差可在水平行PLL中产生混乱,因为它被看作在同步分离器输出端的复合同步信号和水平PLL输出端的水平脉冲波形之间的实质性相位偏移。PLL的锁定作用逐渐地校正这种混乱,以致在可见影象开始前,实际上已消除了这种相位误差。然而,对垂直消隐期内的若干行周期而言,还可能存在显著的相移。因此,垂直消隐期间如由同步分离器输出所指出一个水平行内的信息开端可能在时间上不同于如由水平PLL输出所指示的同一行的开端。
在垂直消隐期间内的行间隔期间留下的剩余相移可免去取回垂直消隐间隔内的行周期期间出现的辅助视频数据。例如,试想一个闭式字幕解码器,该解码器基于由水平PLL输出计时的一个行计数器的计数值,识别行21的闭式字幕数据的开始。若包含闭式字幕数据的视频信号来自VCR,则由读出磁头切换所引起的水平PLL误差可使行计数器值为21的时间不与行21的数据起始点相同步。这样,该闭式字幕解码器会在实际开始行21之前或之后的时间从行21取出闭式字幕数据。因此会产生不可靠的闭式字幕数据。
一个水平行计数器提供一个标志一特定水平视频行内视频数据的起始点的信号。该计数器由多个时钟信号定时。第一个时钟信号使计数器计时直到行记数值等于一已知值时为止,该已知值小于待识别水平行的行数。当计数值等于该已知值时,才使第二个时钟信号能进行定时。虽然第一时钟源提供了适于对计数器可靠定时的规则脉冲波形,但第一时钟信号的跃迁不能精确地指示水平行间隔期内的信息开始点。第二时钟信号的跃迁才精确地指示所需信息的开始。然而,第二时钟信号的波形在允许由第二时钟信号定时之前时,可呈现不规则波形,这可能不利于计数值的可靠性。好在组合的定时装置提供了可靠性显然较高的计数值并改善了行识别信号相对于所需视频数据之开始的定时。

图1以方块图形式示出了本发明的一个实施例。
图2和3示出了有助于理解图1实施例之操作的信号波形。
图1示出了本发明一个示范实施例,即,在一个系统中用于对水平行21期间出现的闭式字幕数据进行解码。图1中,一输入视频信号VIDEO被耦合到同步分离器100。同步分离器100产生一个垂直同步信号VRTSYNC和一个复合同步信号COMPSYNC。信号VRTSYNC被耦合到水平行计数器110,以便当信号VRTSYNC上出现垂直同步脉冲时,对计数器复位或清零。复合同步信号COMPSYNC被耦合到水平锁相环(PLL)105。
水平PLL105产生一个以等于水平行周期的周期重复的水平脉冲信号HORPLS。该信号HORPLS被耦合到行计数器110的时钟输入端。水平PLL105也产生一个周期等于水平行周期的第二信号HOR。不过,信号HOR显示比信号HORPLS有较大的占空比,例如50%。信号HOR的定时是使信号HOR上脉冲的一个跃迁与信号HORPLS上脉冲的相反跃迁相对齐。信号HOR和HORPLS上的相反跃迁的这种对齐产生了信号HOR和HORPLS上的同相跃迁之间的延迟。例如,若信号HOR呈现大约50%占空比,同时若信号HOR的下降边缘与信号HORPLS的上升沿对齐,则信号HOR的上升沿与信号HORPLS的上升沿之间存在近似1/2的水平行周期的延时。这种延迟可有利地加以利用,下面将会说明。
图1中的信号LINE#20是行计数器110的一个输出,它表明行20为当前正接收到的行。例如,可在计数值响应时钟信号HORPLS而递增至20时产生信号LINE#20。信号LINE#20被耦合到D-型寄存器115的“D”输入端。寄存器115的时钟输入与信号HOR耦合。计数器110和寄存器115两者均在同一跃迁下被触发,例如为上升沿触发。上面提到的信号HORPLS和HOR的同极性跃迁间的一半水平行周期的延迟使计数器110被计时后,寄存器115能被定时1/2水平行周期。这样,寄存器115要在信号LINE#20已稳定后才被定时,以在寄存器115的输出端产生一个对信号LINE#20延迟形式的信号DLY。信号LINE#20与信号DLY之间的延迟时间约1/2水平行周期。
寄存器115的输出端被耦合到寄存器120的“D”输入端。寄存器120是由来自水平PLL105的复合同步信号COMPSYNC来定时的。当水平PLL105正常工作时,即,处于稳定的锁定态,信号COMPSYNC上的跃迁是近似地同信号HORPLS上的相应跃迁对齐的,这使寄存器120近似与计数器110同一时间被定时。寄存器120的输出是一个信号LINE#21,该信号表明一个视频场内放置闭式字幕数据的行号21的开始。信号LINE#21被耦合到闭式字幕的译码器125,以开始从也被耦合到闭式字幕译码器125的视频信号VIDEO中提取闭式字幕数据。
下面说明上述电路的工作原理,通过参照图2所示的信号波形将会更好地理解以下说明。为举例起见的图1实施例和图2的波形,所述寄存器和计数器均被假定为正边沿触发。显然,本领域的普通技术人员也可采用负边沿触发的装置。本领域的技术人员也会懂得图1中的实施例可容易地采用行21以外的行号。
行计数器110在一场开始时,被信号VRTSYNC复位。行计数器110响应信号HORPLS上的脉冲而递增,以指示脉冲数或已接收到的行数。当干扰被引入复合同步信号COMPSYNC时,水平PLL105将被扰乱而在信号COMPSYNC上的接续脉冲与信号HORPLS或HOR上的脉冲之间引入一显著的相位偏移直至水平PLL105稳定为止。在水平PLL105正处于稳定的这段时间内,信号COMPSYNC上的跃迁继续在精确地指示每个水平行的开始。然而,信号COMPSYNC可呈现不规则的脉冲波形直到使垂直消隐的脉冲间隔均衡工作已完成,(例如行20时)。这样,计数器110为更可靠的信号HORPLS的波形所定时,尽管,这一定时过程是相对于信号COMPSYNC和每行视频的开始的时间偏移。在这段时间内,计数器110输出端的计数值的变化并不精确地指示的水平行周期的开始。
当计数器110输出端的计数值达到20,信号(LINE#20跃迁至一个新的状态,例如,从逻辑0到逻辑1。信号HOR的下一个上升沿(已相对于信号HORPLS的相应上升沿延迟了1/2周期)通过寄存器115引起信号DLY的跃迁而对信号LINE#20的新值提供时钟。在已到达行20的那时,信号cOMPSYNC的瞬变适于对寄存器提供时钟。这样,对应于行21视频开始的信号COMPSYNC的下一个上升沿便通过寄存器120引起信号行#21的状态变化而给信号DLY的变化后状态提供时钟。信号LINE#21同信号COMPSYNC的瞬变对齐由于寄存器120的可忽略不计的时钟一输出延迟而有差别。因此,行21上视频信息的开始的精确指示通过信号行#21被传到闭式字幕译码器125。
尽管信号HORPLS和COMPSYNC之间的相移可几乎同1/2水平行周期一样大,信号LINE#21还是对行21的开始提供了精确指示。该相移可使信号HORPLS在信号COMPSYNC之前或之后移位了大约1/2行周期的量而没影响信号LINE#21的有效性。通过采用信号HOR而是用信号HORPLS去对寄存器115定时而导致1/2行周期延迟的方法提供了信号HORPLS相对于信号COMPSYNC的相对定位方面的灵活性。例如,让我们来研究图3A和3B中所示的定时情况。在图3A中,信号HORPLS的上升沿的相移是越前于信号COMPSYNC的相应上升沿稍小于1/2行周期。在此情况下,寄存器115为信号HOR所定时,以产生稍滞后于信号COMPSYNC上升沿的信号DLY(指示行20)。这样,信号COMPSYNC的下一上升沿(指示行21的开始)将可靠地对寄存器120定时,以产生信号LINE#21。图3B示出信号HORPLS的上升沿被相移成滞后信号COMPSYNC的相应上升沿稍少于1/2水平行周期。在此情况下,寄存器115为信号HOR所定时,以产生信号DLY,该信号DLY稍越前于指示行21开始的信号COMPSYN的脉冲,因此,信号LINE#21响应信号COMPSYN的正确脉冲而跃变。信号HOR和HORPLS之间的延迟可被改为小于1/2行周期的其它值,例如,通过选择信号HOR的占空比不是如图2所示和如上所述的50%来实现。除了改变占空比以外,可改变图1所示电路以确保信号DLY上的脉冲仍保持同相应于图3A和3B所示的行21的信号HORPLS脉冲对称。
正如图1所示,若视频接收机包括用于显示视频信息的装置,如,一个阴极射线管时,信号VRTSYNC和HORPLS可被耦合到偏转电路。然而,本发明还可用于不存在偏转电路的VCR中的视频接收机的场合。
权利要求
1.在用于处理视频信号(视频)系统中的一种设备,所述视频信号具有垂直和水平显示间隔,所述垂直显示间隔各包括多个所述水平显示间隔,所述设备包括用于产生第一和第二信号的装置(100,105),所述第一信号(HORPLS)指示每个所述水平显示间隔的出现,所述第二信号(COMPSYNC)指示在每个所述水平显示间隔期间视频信息的开始;本设备的特征在于包含用于计数的装置(110,115,120),该装置包括第一输入端,用于在予定的所述垂直显示间隔的每个第一周期期间,响应所述第一信号而进行计数,和一个第二输入端,用于在所述予定的所述垂直显示间隔的每个第二周期期间,响应所述第二信号而进行计数。
2.根据权利要求1的所述设备,其特征在于所述第一周期从每个所述予定垂直显示间隔中的第一个所述水平显示间隔延伸到在每个所述予定垂直显示间隔中的第20个所述水平显示间隔。
3.根据权利要求1的所述设备,其特征在于在所述予定的垂直显示间隔中的某一予定水平显示间隔中包含所需信息,和所述第一周期从每个所述予定垂直显示间隔中的第一个所述水平显示间隔延伸到对包含所述所需信息的所述予定水平显示间隔来说为倒数第二个水平显示间隔。
4.根据权利要求1的所述设备,其特征在于所述用于产生所述第一和第二信号的装置(100,105)包括响应所述视频信号(Video)用于产生所述第一信号(HORPLS)的锁相环电路(105),和响应所述视频信号用于产生所述第二信号(COMPSYNC)的同步分离器电路(100)。
全文摘要
为提供识别一特定水平电视行中视频数据开始的信号的水平行计数器(110,115,120)。该计数器为多个时钟信号所定时。第一时钟信号(HORPLS)将计数器定时在直到行计数值等于小于待识别水平行行数的已知值。当计数值等于该已知值便允许由第二时钟信号(COMP SYNC)定时。有利地组合定时配置,便可获得显著高度的计数值可靠性,并改进行识别信号相对于所需视频数据的开始的定时。
文档编号H04N7/035GK1068462SQ9210541
公开日1993年1月27日 申请日期1992年7月1日 优先权日1991年7月2日
发明者J·图尔斯 申请人:汤姆森消费电子有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1