专利名称：消息路由的制作方法
技术领域：
本发明涉及消息路由的方法与装置。该发明特别涉及分组通信，但也不仅仅如此；它对于分组网络相当有用，例如分组头在路由中被改变的异步转移模式(ATM)。
Ellis Horwood出版的、由Martinde Drycker所著的“宽带ISDN的异步转移模式方法”中所描述的ATM分组传输协议在本文中被结合进来做为参考。一般说来，一个分组(按ATM的说法称为“信元”)被寻址到一个由分组头中的地址数据指定的目的，该地址数据包括一个12比特的虚通道标志(BPI)和一个16比特的虚信道标志(VCI)。在一般情况下，VCI标志从源到目的地通过网络，经由交换节点或交换机的完整的“虚信道”连结路由，而VPI标志网络的节点或交换中心之间的通过网络的一条通道，它能由分组用来形成几个不同的虚电路部分。在每个节点，分组到达一个入信道(即，光纤电缆)，它的分组头被检查，并且按照地址数据选择其路由输出到一个出信道中。
每个节点都可能用完全预定好的方式将分组路由选择到一个出信道中去，该信道仅由分组中的地址数据决定。但是，也允许每个节点改变经过的分组中的地址数据，以便能使分组重新定向到一个可到达目的地的替代路由上。这种方法在流量管理中具有优势，例如可以避免过载或节点崩溃。
在每个节点，一般提供一个查找表(例如，存储在随机存储器(RAM)中)，分组中的地址数据(即，VCI和VPI)被用来访问这个查找表以便得到分组从该节点被定向到目的地的输出线的标识符。如果该节点也要改变地址数据，那么这个查找表需要额外地包括新的VCI和VPI地址数据。
在ATM系统中，每个分组包括含16比特VCI和12比特VPI的地址数据。仅管可能只改变VPI就可以操作，但是为了完全的灵活性，一个节点应有置力既改变VCI又改变VPI。如果节点具有N条输入或输出线，并且它的表按照“平面”查找表排列，输入地址和输出地址之间具有直接的一对一的对应关系，那么，存贮在节点中的表的大小应为N·216·212，并且表中的每个输入必须有(16＋12＋log2N)比特长。因此，对于连接着256条线的节点来说，(N＝256，需要8比特来对N编码)，表中的每个输入应为(28＋8＝36＝4.5字节)长，而且该表必须容纳2a6比特＝64G比特，以致表的总大小需要288G字节。这是一个相当大的存储容量。
一个可行的办法是将这样一个表安排为一个单一的连续的存储器地址空间，带有一个输入(地址)总线，所有N个输入信道都与之相连，以及一个输出(数据)总线，与所有的出信道相连接。在这种情况下，为了避免总线竞争，必须在N个可用的信道之间分配占用输入总线的时间。因此，平均说来，每个信道必须等待访问查找表的时间将随着信道数N的增加而成比例地增加，因为每个信道可用的时间随N的增大而成比例地减少。
因为消息可通过光纤信道以每秒几百兆比特的速率到达，在数量很大而相对较短的分组的形式下，因为需要给节点提供大量的输入和输出信道，所以可以看到这种方法很快就不能用了，而不管单个信道访问存储器的速度有多快。
一个可能的办法是使用一个多步骤访问、“折迭”存储器技术来替代单个的、“平面”查找表技术。但是，多存储器读操作比较耗时，而且这种数据的安排对替换或重写不太方便。
一个替代的方法是为每个输入信道提供一个单独的查找表。在这种情况下，不存在为访问查找表而产生的总线竞争，这样访问时间与输入信道的个数无关因而很快。有N个输入信道时，每个输入信道需要一个1/N倍于上述大小的表，因而所有节点所需的存储器的总容量与上面的方法相同。在一个ATM系统中，有28比特的VPI和VCI地址数据，每个存储器因此需要的大小为228*(28＋longN)比特，也就是
。这大约是主结构存储器的大小，每个输入信道可能需要的量级为47716兆比特的存储芯片。
实际上，输入信道不会接收带整个VCI和VPI地址范围的分组；每种情况的总范围要小一些，结果每个输入信道存储设备可以使用一个较小的地址范围(因此一个较小的表就需要一个较小容量的存储器)。但是，考虑到任何信道都会有很忙的可能性，必须在每个存储器中提供存储器空间容量的额外“开销”(在可能需要的容量以上的部分，一般不会使用但偶尔可能需要)。每个输入信道存储设备中需要这个开销存储器，因此所需的总存储器数量将随输入信道数的增大而急剧上升。
本项发明为消息传输系统(即，分组系统，例如一个ATM系统)提供一种节点(即，交换站)，它用几个分立的存储器提供查找表，并提供了互连的方式以便选择性地将多个(例如，所有的)存储器中的一个链接到每个输入信道中。用这种方式，平均的访问时间相对较快(可达到单独提供路由表时的程度)并使存储器的大小仍保持受限，因为开销存储器的总数降低了。这种方法不给每个输入信道提供多余的存储器开销，而是将足够的存储器开销提供给几个输入信道，每时每刻都让任何处于忙状态的信道使用这些存储器。
本发明的另一个优点是它使存储器内容的更新变得容易了，因为存储设备是公共定位的，而不是分散在每个输入信道接收器电路中。
从另一方面来看，本项发明为传输系统提供了这样一种节点；其中的路由表包括了在输入信道之间共享的，一个单一的平面多口存储器表的仿真。
更可取地，分立的存储器不包括与连接的字头地址有关的数据，而是数据以预定的(即伪随机的)方式分布在存储设备之间，对应于每个分组头的地址被解码并分配给有关的存储设备。这样就降低了具体的有大量分组定向于相同或类似的目的地的存储设备的阻塞，因此也就降低了对该存储设备的访问时间。
其它较好的特性和实施例将随后描述或做权利要求。
本项发明现在将以图示说明，仅采用举例的方法，参考伴随的图，其中
图1用图表示了一个包括使用本项发明的节点的消息传输系统；图2a用图表示了已知节点的结构；并且，图2b表示了图2a中的节点的详细部分；
图3a图解表示了包括本项发明所应用的消息的ATM分组的结构；并且，图3b-3g表示了进行下列实施例操作时所对应的结构；图4图解表示了对应于本发明的第一个实施例的节点；图5图解表示了图4中节点的一个路由网络的组成部分；图6更详细地图示了组成图4中节点的一部分的一个查找装置；图7更详细地表示了图6中的一部分的查找装置；图8表示了图7的一个地址分配装置的组成部分；图9详细地表示了图6中的实施例的向前向后路由网络的组成部分；图10图解表示了图6中的实施例的存储设备的结构；图11图解表示了对应于本发明的第二个实施例的节点的结构；并且，图12与图10相对应，图解表示了第二个实施例中的存储设备的结构。
参考图1，一个消息传输系统，包括至少一个节点1a、1b、1c，与多个出信道2a-2d和多个入信道3a-3d相连接。典型地，如图所示，入和出信道是成对的。至少一个节点1c与目的地1d相连接。一个被传输的消息在节点1b的一个入信道(例如3b)上被接收，并选择路由通过节点1b到达多个可能的出信道中的一个(例如2d)。每个节点就这样做为一个交换设备或路由站，典型地可能是一个本地交换机。每个信道可能包括一个物理上独立的通信链路(例如，一条光缆、无线通道或双绞线缆)，或者是这样的一个物理信道上承载的多个逻辑信道中的一个(例如，可能是一个TDMA帧中的一个时隙)。
参考图2a，节点1中的每个信道包括一个接收器单元4，它将一条物理信道上来的信息分成分立的消息，一个路由网络5与每个接收器单元4相连接，用来将接收器单元来的消息导向出信道2a-2d中选定的那一个；一个控制单元6与每个接收器单元4相连接，响应接收消息中的地址数据来控制路由网络5。控制电路6产生一个代码，为路由网络5指定一个消息被定向到的输出信道。
参考图2b，每个接收器单元4包括一个解复用器41，一个帧接收器42，和一个分组接收器43。为了清楚起见，只有接收器4d的设备用标号标明了。信道3d上的输入比特流被解复用器41解复用并由帧接收器42组装成帧，每个帧被ATM接收器43分成ATM分组或信元。
类似地，为每个输出信道2都提供了一个发送单元10，每个发送器单元10包括一个ATM信元合成器11，一个帧组装器12，用来将多个ATM消息或信元组装成一个帧；以及一个复用器13用来将帧复用到输出信道2上。
实际上，输入信道3和输出信道2是成对提供的，而且信道接收器4一般与信道发送器10安装在一起，例如在一块带有上面描述的硬件的单一印刷电路板上。
参考图3，在ATM传输系统中的一个分组消息包括数据部分8和分组头部分7。数据部分8包括48个字节(即384比特)。分组头部分包括5个字节(40比特)，含16比特的虚信道标志(VCI)7a和12比特的虚通道标志(VPI)7b。
深入一些，这个描述一般是对应于一个已知的消息传输系统，也对应于一个实施本发明的例子。本项发明在控制电路6的结构上有所不同。在一个已知的分组交换传输系统中，控制电路6包括一个存储多个表输入项的存储单元6a，每个表输入项为设置路由网络5指示一条出信道，并且，在较好的实施例中，新的VCI和VPI地址数据被合成器单元6b写入分组的分组头7中。查找表根据一个地址来寻址，该地址包括VCI、VPI以及指示消息所到达的入信道的标识符的代码。(是需要这样的，因为在原则上，相同的VCI和VPI地址可以在需要不同路由的几个不同的输入信道上出现)。
现在参考图4，在第一个实施例中，一个在ATM消息传输系统中做为一个节点(交换机)的路由站包括多个(N)输入信道接收器4a-4c(即，光接收器)。与对应的输入信道3a-3c相连接，一个路由表设备6，一个管理单元9(即，一台计算机)，多个合成器11a-11c；一个路由网络5；以及多个(N)与对应的输出信道2a-2c相连接的输出信道发送器10a-10c。在实际中，例如，可能有N＝4096个输入和输出信道。管理单元9用来修正存贮在设备6中的路由表并负责电信网中业务管理的需要。输入信道接收器用于接收消息分组(“信元”)、检查分组头并为设备6提供一个地址信号。路由表设备6响应该信号，产生一个新的分组头7′，其中包括新的VCI和VPI数据，并产生路由数据12用来控制路由网络5(如图3c所示)。在这个实施例中，路由网络5是一个自选路由网络，例如称为“蝶形”的具有2×2选择器开关的网络，这些开关被安置于层51、52、53中，在图5中每个开关与下一层的开关相连接，层与层之间横向间隔以2的次方数递增。这是一个多级互连网络的分级的例子，该网络具有这样的特点，即网络的输出端口仅依赖于每个开关设置的方向，而不依赖于网络的输入端口(即，通过网络的路由中的第一个开关)，因此指定网络中每一层的一个开关的设置的控制字将唯一地指定网络的一个输出端口，不管消息的起始点在何处它都将从该端口被路由选择通过网络。控制数据因此是一个log2N比特的前缀12，它在网络5中遇到的交换级上依次连续交换，如图5所示。在每个交换级上使用第一个比特然后丢弃。
合成器11a-11c从路由表设备6中将原有的分组头7替换为新的分组头7′；并将其与原有的数据8组合形成一个新的分组，该分组以控制数据12做为前缀(如图3d中所示)。
因此，在路由网络5的输出上离开并由此走向目标输出信道时，前面的比特12将被扔掉，只剩下新的分组头7′和旧的数据8(如图3c中所示)。
参考图6，在这个实施例中，查找表设备6包括一个向前路由网络61、一个向后路由网络62、以及多个分立的存储设备63a-63c。
N个信道接收器4a-4d中的每一个都与向前路由网络61的一个输入相连接且N个存储设备63a-63c中的每一个的输入(地址口)也都与它的一个输出相连接，因此任一输入信道4都能被路由选择到任一个存储设备63。类似地，N个存储设备的每一个输出(数据口)都与向后路由网络62的一个输入相连接，与对应的信道接收器4a-4d有关的每个合成器11a-11d也都与它的一个输出相连接，使得从任何存储设备63来的数据7′都能路由选择到任一合成器11a-11d。
向前网络61和向后网络62在这个实施例中都是与路由网络5具有相同的一般结构的称为“蝶形”的网络，路由网络5在图5中做了图示并在上面进行过描述，并且相应地，应用于路由网络61的数据的一部分72b对通过网络61的后面的数据72a进行路由选择，输出到存储模块63a-63c中的一个。连接向前向后网络的节点的通道都最好设置成并行的比特通道，使分组头72或7′能够做为一个或多个并行字来传输；这有利于通过网络61和62的快速传输。
参考图7和8，对于在给定的输入接收器单元4a-4d中接收的一个给定的消息来说，目标存储设备63a-63c以及存储设备内的地址由相关的输入接收器单元4a-4d中提供的一个地址译码器电路64a-64d来决定。地址解码器电路64接消息头7，以及寄存器71的输出，该寄存器包含一个数字，指示输入信道3(以及解码电路64)的标识符。并且产生一个输出字72，包括一个最低位(地址)部分或字72a以及一个最高位(路由)部分或字72b。也可能因为下面讨论的原因产生一个控制部分或字72c。
地址解码器64的目的是展开地址，以使多个存储设备63上的每个接收器单元4能够存取这个地址。做这件事的一个简单的方法是，使连续的分组头7的值分布在连续的存储模块63a-63c上，如图7中图解说明的那样。换句话说，对于第一个接收器单元4a，VCI和VPI遇到最低位的值组合成一个单个的二进制字7，分配到第一个存储模块63a中；下一个较高位的值进入下一个存储设备63b；如此类推，成为一个循环模式。
可以用一个线性的N阶函数来实现，相应的地址解码电路64包括一个逻辑电路执行这样的一个函数。
再次参见图7，最高位字72b包括log2N比特的前缀，它应用于向前路由网络61。后缀或最低位字72a提供给按照前缀72b选定的存储设备63的地址输入，并且由此决定了存储设备63产生的输出字。
通过向后网络62到达合成器11的输出字的通道是通过向前网络61前进的通常的简单反向。
事实上，在这个实施例中，向后网络62与向前网络61在物理上是结合在一起的，使得在向前网络61的节点61a上的交换也使向后网络62中的相应节点62a进行了交换。因此，由存储设备63产生的新的分组头字被路由选择到对应于消息起始处的信道接收器4的合成器11中，如图9中的示意性表示。
图10对这个实施例中的每个存储设备63的结构进行了图解说明。它包括一个随机存取存储器(RAM)65，该存储器带有一个地址输入、一个数据输入和一个数据输出。从向前网络61来的信号被连接到一个内部总线66上，一个地址寄存器67、一个数据寄存器68和一个控制电路69与该总线相连接。控制字72c用于控制电路69设置存储器65为读或写模式。地址字72a被地址寄存器67接收。
管理单元9(图4)最好与向前路由网络61的一个输入以及向后路由网络62的一个输出相连接，使它能用与接收器单元4相同的方式访问存储设备63。当希望重写存储器65的内容时，管理单元9提供一个路由字72b、地址字72a和一个控制字72c，在此种情况下，该控制字指明数据将被写入存储器65。地址字72a和控制字72c按路由输出到所要求的存储器65，控制字72c提供给控制电路69，使之响应选定存储器65的写模式能被操作(在所有其它时侯，选择读模式)。管理单元9也提供装入数据寄存器68的额外数据，替换已有的VCI、VPI以及存贮在由地址字72a指定的地址中的路由数据。因此，从管理单元9到每个存储单元63之间不必提供分开的线路。
在操作中，当一个分组消息在一个信道3上被接收时，相应的信道接收器4分出数据部分8并将其提供给相应的合成器单元11。分组头部分7被地址解码器电路64转换成一个路由字(前缀)72b、一个地址字(后缀)72a、和一个控制字72c。地址字72a和控制字72c(如图3b中所示)被路由选择通过向前路由网络61到达对应于路由字72b的选定的一个存储设备63中。控制字72c用于控制电路69，将存储器65设成读模式，并将地址字72a用于存储器65的地址输入。存储器65相应地提供一个新的分组头7′，包括一个新的VCI和VPI地址，与一个路由前缀12(如图3c中所示)。它们被提供给合成器11，数据部分8在这里被加上(如图3d中所示)，重新组装的消息随后按照前缀12路由选择通过自路由网络5到达输出发送器10中的一个。
根据上述可知，显然在某些时侯，两个不同的接收器单元4可能会试图访问相同的存储设备63，引起存储设备的竞争。按照向前、向后路由网络61、62的结构，一个消息通过一个网络的通道也可能会阻塞另一个消息的通道(“边界竞争”)。为了这两种可能性，每个接收器单元4都提供了一个缓冲器，以备由于与另一个接收器单元4来的较早的消息产生了竞争时，能够随后再做对存储器的存取。用这种方法，消息通过路由电路6的通道上可能会产生不同的时延。相应地，每个合成器11也类似地提供一个缓冲器，以允许连续的数据部分8进行排队。在信道接收器4和合成器11之间提供，对应于通过路由网络61、62的平均或最小的时间的延迟。时延可能是数字的，或包括一个类似光纤长度这样的一个模拟时延。
管理单元9与每个存储设备63的输入总线66相连接，并且如上面讨论的，能够提供新的数据到每个存储设备中选定的地址，以覆盖现有的数据。因此，当需要改变通过电信网的消息所携带的路由时，VCI和VPI替代数据7′以及路由数据12可以由管理单元重写。
从上述内容可以清楚地看到，通过选择一个特殊的由地址解码器电路64执行的掺杂函数，可以使向前、向后随路61、62是完全“透明”的，换句话说，所有与一个输入信道有关的数据都能被存入一个唯一的对应的存储设备63中。在这种情况下，可以肯定存储设备63中不存在竞争，而且(按照网络61、62的结构)也不存在路由网络中边界竞争的可能性。这种情况对应于为每个输入信道3都提供一个单独的存储设备这种可能性。
但是，现在可以理解基于这种分配，每个存储设备63的大小需要达到任何输入信道3的VCI/VPI组合的最大可能的数。本项发明，在另一方面，允许每个存储设备63的大小降到每个输入信道可能需要的地址的平均数，因为它能够将一个输入信道未使用的存储空间重新分配给另一个输入信道使用。
第二实施例在上面描述的实施例中，提供了一个物理上分离的向后路由网络62，使新的分组头7′被路由选择到合成器11，重新组装的消息由此选择路由通过自选路由网络5到达输出信道2。
但是，在这个实施例中，向后路由网络62和自选路由网络5却是结合在一个单一的自选路由网络50中的，如图11所示。
参考图12，在这个实施例中它对于于第一个实施例中的图10，在这个实施例中，不仅是地址字72a，而且接收消息的数据部分8(如图3f所示)均通过向前网络61发送至存储设备63。与前面一样，地址字72a用于存储器65的地址输入。随后的数据部分被缓存在存储设备65提供的缓冲器51中，控制电路69首先允许数据输出12的读出，存储器65中的7′出现在输出总线52上，然后允许从缓冲器51中读出数据部分8以便重新结合分组头和数据(如图3g所示)。每个存储设备的输出总线52与自选路由网络50的一个输入相连接，通过它数据被指向由存储器65产生的路由前缀12的值所选定的一个信道发送器10。
在第二个实施例中，取消了提供两个自选路由网络62、5的硬件冗余。相应地，第二个实施例的操作可以比第一个快，因为消息经过较少的阶段。另一方面，因为数据部分8通过向前路由网络61发送，其中竞争的可能性比第一个实施例高。
第二个实施例比第一个实施例具有额外的优势，因为当一个或多个输入信道3特别忙时，第一个实施例的自选路由网络5中可能产生阻塞。但是，在第二个实施例中，一个输入信道上的工作被分散到很多存储模块63中，结果消息在多个不同的点进入路由网络50，因此分散了工作、降低了竞争的可能性。在这个实施例中，地址解码电路执行的掺杂函数由管理单元9根据路由网络50的阻塞情况来控制。
本发明的性能最大可能的地址(也即所有存储设备63的输入加在一起的最大数)为N·228。因此，每个存储设备所需的最大容量为228个输入。实际上，可能的号中只有一部分真正与用户连结。这部分的多少随信道和时间而有所不同。
按照本发明，如果提供1000个输入信道(N＝1000)，和存储设备63的总容量加在一起为100m(这里m＝228＝可能地址的最大数)，存储器可以安排为每个输入信道各使用0.1m个地址(即每个26兆地址)，或者900条链路使用0.01m个地址(即每个2.6兆地址)且100条链路使用0.91m个地址(每个大约244兆地址)。因此，在这个例子中，可以看到为相当一部分信道使用很高的可能地址提供了足够的存储器，只要所有的信道不是同时都很忙(这是不太可能的)。
比较来看，如果为每个输入信道提供一个独立的查找表，即使只为了允许一个输入信道使用0.91m个地址，也必须使每个信道的存储设备的大小为0.91m，因而存储器的总容量要达到910m(91倍于按照本发明实现的上述例子)。
因此，通过给出一个典型的信道使用的模型，本发明提供了一个灵活的解决办法，即使在输入信道数很大的情况下，也可以提供相对较快的存取和相对较低的存储容量。这为提供目前的依靠光缆互连的包括较少、较高容量的交换机的电信网带来了可能性。
本项发明的另一个优点是管理单元9物理上不需要与多个分立的表相连接；它可以通过向前路由网络61访问每个存储设备63以修改其中的数据。
由存储设备65管理的需要的到达时间间隔由(分组中总比特数)/(输入的串行行传输速率)(在给定输入时的到达概率)来给出。
因此，举例来说，串行数据率为每秒155兆比特，概率1.0情况下，到达之间的时间间隔为2.7毫秒。较高的传输速率会减少这个可用时间，在给定输入上较低的分组到达概率也会减少它。对于路由网络61、62和存储设备63来说，现有的技术能够处理在这个量级到达率之间的一个分组。其它改变和实施例尽管在前面的叙述中，管理单元9被描述成按照节点设备内观察到的竞争来控制存储器的分配，但是，也有另一种可能性或同时存在另一种可能性，即多个不同设备的管理单元9在网络信令阶段互相通信，按照网络中预计的流量分配合适的存储容量和掺杂函数。
不仅要简单地改变每个存储设备63容量的标识符，在不同的输入信道3和有关的接收器单元4之间分配的地址的平衡也可能被改变，尽管这可能需要整个设备在存储器63被重写的时侯停止使用。例如，如果在一个输入信道上接收的VCI和VPI活动地址的数目增加而在另一个信道上的数目则减少，分配给第一个存储设备63上的地址空间的共享会相应增加而第二个则相应减少。
特殊的流量状况原则上可能会引起某个特定存储设备63上显著的竞争，或者在向前、向后路由网络61、62的个别节点上引起显著的竞争。如果发现发生这种情况(即，靠管理单元9监视合成器11中的缓冲器的占用情况)，可以通过改变由地址译码电路64执行的“掺杂”函数来找出这个问题(并且，结果是，重写存储设备63以便相应地在不同存储单元63之间重新分配其内容)。因此，如果在一个个别的存储器设备63a中发现竞争，该设备的内容将在其它设备63b-63d之间用均匀的方式分配以降低该设备上的竞争。
尽管上面的实施例中的管理单元9是节点(交换机)的一部分，它也可以由网络的另一点来提供，通过一条专线或输入信道3之一来与该节点通信。
关于在本发明中有用的可能的掺杂函数的更多的信息可见“PARLE93，并行结构和语言欧洲会议论文集”，Springer Verlag1993发表，第1-11页，C.Engelmann和J，Keller；“对模拟共享存储器的掺杂函数的基于仿真的比较”，本文中参考了该文章，以及“关于并行和分布处理的第五次会议论文集”，Dallas，Texas(usa)，12月1-4，1993；J.Keller；“在PRAM模拟中的快速重掺杂”。
尽管在上面描述的实施例中，存储设备63的数目等于输入和输出信道2、3的数目，但这不是必要的，每个输入信道都必须与每个存储设备相连接也不是必不可少的，本发明的一些优势在没有这些约束条件下要可实现。对上述任一个以及所有的新的和有用的事项单独或结合起来寻求保护。
显然对上面描述的实施例的不同的修正和改变在不改变本发明实质的条件下都是可以进行的。相应地，本项发明也不受限于上面描述的特定细节，而是包括所有对此所做的显然的变化和修正。
权利要求
1.在多个输入信道和多个输出信道之间为消息选择路由的一个通信路由装置，包括从第一个输入信道到第一个输出信道按照路由数据为接收到的消息进行路由选择的路由设备；多个存储器装置，每个包含存贮在其中的相应地址的路由数据，每个存储装置包括一个为接收对应于一个地址的地址信号的地址端口和一个为输出存储在对应于所述的地址信号的地址处的路由数据的数据端口，该存储装置是并行独立存取的；而且一个存取电路与所述的多个存储装置的地址输入端口相连接并与所述的第一个输入信道相连接，所述的存取电路是可操作的，按照所述的接收消息的内容选择所述的多个存储装置中的一个可选的存储装置，按照所述的消息的内容产生一个地址信号，并将该地址信号提供给所述的选定的存储装置的地址端口。
2.一个权利要求1中要求的通信路由装置，其中每一个所述的存储装置进一步地包含一个数据输入端口，且进一步地包含修改的装置，该装置与所述的多个存储设备的地址端口和数据输入端口相连接，以便选择性地改变存贮在所述的存储设备中的路由数据。
3.权利要求2中要求的一个通信路由装置，其中的修改装置与所述的存取电路相连接，通过它与所述的存储装置的地址端口相连接。
4.权利要求1到3中的任一个的一个通信路由装置，其中的接收消息包括一个字头部分和一个数据部分，且其中的存取电路按照字头部分选择所述的存储设备并产生所述的地址信号。
5.权利要求1到4中任一个通信路由装置，其中所述的数据端口与所述的路由设备相连接，提供所述的存储的路由数据给所述的路由设备，且所述的存贮的路由数据指定所述的第一个输出信道。
6.权利要求4中要求的一个通信路由装置，其中所述的存贮的路由数据包括替换分组头数据，并进一步包括合成设备，与所述的存储装置的数据端口相连接，以便将所述的替换字头数据与所述的接收消息的数据部分结合在一起。
7.权利要求6中要求的一个通信路由装置，其中所述的存取电路包括一个内部路由网络，在所述的输入信道和所述的地址输入端口之间进行连接，对至少所述的分组头部分进行路由选择，到达所述的选定的存储装置。
8.权利要求7中要求的一个通信路由装置，其中所述的内部路由网络也对所述的数据部分进行路由选择，并且所述的合成设备包括多个合成电路，每个与所述的一个存储装置相关联。
9.权利要求7中要求的一个通信路由装置，其中所述的存取电路进一步包括一个外部路由网络，且所述的组合设备包括多个组合电路，且所述的外部路由网络将所述的数据端口与所述的组合电路相连接。
10.权利要求9中要求的一个通信路由装置，其中所述的内部路由网络包括多个内部通道，且所述的外部路由网络包括多个外部通道，并进一步地包括多个路由节点以便将所述的多个内部通道选择性地相互连接，所述节点也选择性地将所述的外部通道相互连接。
11.权利要求9中要求的一个通信路由装置，其中所述的内部路由网络包括多个内部通道，且所述的外部路由网络包括多个外部通道，并且其中所述的存取电路进一步包括多个内部路由节点以便选择性地将多个所述的内部通道相互连接、多个外部路由节点以便选择性地将所述的外部通道相互连接、以及一个控制电路以便按照所述的分组头部分共同控制所述的内部节点和所述的外部节点。
12.权利要求6中要求的一个通信路由装置，其中所述的路由设备在所述的组合装置和所述的输出信道之间连接。
13.权利要求1中要求的一个通信路由装置，其中所述的存取电路包括一个内部路由网络，在所述的输入信道和所述的地址输入端口之间连接，以便按照控制数据将所述的地址信号路由选择到所述的选定的存储装置，以及一个控制电路，接照所述消息的内容产生所述的控制数据。
14.权利要求13中要求的一个通信电路，其中所述的存取电路包括给所述的地址信号加上所述的控制数据做为前缀的设备，以及所述的内部路由网络，对应所述的前缀给所述的地址信号选择路由。
15.权利要求13中要求的一个通信路由装置，其中所述的控制电路也产生所述的地址信号。
16.权利要求13中要求的一个通信路由装置，其中所述的接收消息包括一个路由部分，且所述的控制装置对所述的路由部分使用一个函数，产生所述的控制数据。
17.权利要求16中要求的一个通信路由装置，其中所述的函数的作用是，在一段时间内，对于从所述的每个输入信道接收的消息，所述的存取电路将按顺序存取所述的所有存储装置。
18.权利要求13中要求的一个通信路由装置，其中所述的函数是一个线性、N阶函数(此处N是一个整数)。
19.权利要求13中要求的一个通信路由装置，其中所述的路由部分包括位于一个地址序列中的一个地址，且函数的作用是，在所述的存储设备之间将所述序列的连续地址连续分配。
20.权利要求13中要求的一个通信路由装置，进一步包括改变所述函数的设备。
21.权利要求1中要求的一个通信路由装置，进一步包括多个信道接收器，与所述的输入信道和所述的存取电路相连接。
22.权利要求21中要求的一个通信路由装置，其中所述的信道接收器是ATM接收器，且所述的消息是ATM信元。
23.权利要求21或22中要求的一个通信路由装置，其中所述的信道接收器是光接收器。
24.一个操作通信路由装置的方法，所述的装置包括一个路由电路，能够在多个输入信道之一和多个输出信道之一之间为接收消息选择路由，并且包括多个存贮路由数据的存储装置，按照所述消息的内容为其选择路由，该方法包括这些步骤在所述的输入信道之一接收一个被接收的消息；按照所述的接收消息的内容选择性地访问所述的存储设备中的一个；从所述的存储设备中所述的一个读取路由数据；通过所述的路由设备为所述的接收消息进行路由选择；在一个所述的输出通道中释放所述的接收消息。
25.权利要求24中要求的方法，进一步包括按照所述的路由数据控制所述的路由装置的步骤。
26.权利要求24中要求的方法，进一步包括按照所述的路由数据修改所述的接收消息的步骤，以便修改所述的接收消息的随后的路由。
27.一个在多个输入信道和多个输出信道之间为消息选择路由的通信路由装置，包括按照路由数据，从第一个输入信道到第一个输出信道为接收的消息选择路由的路由装置；多个存储器装置，每个包含存储在其中的相应地址的路由数据，每个存储装置包括一个为接收对应于一个地址的地址信号的地址端口和一个为输出存储在对应于所述的地址信号的地址处的路由数据的数据端口，该存储装置是并行独立存取的；而且一个存取电路与所述的多个存储设备的地址输入端口相连接并与所述的另一个输入信道相连接，所述的存取电路是可操作的，按照所述的接收消息的内容，选择所述的多个存储设备中的一个可选的存储设备，按照所述的消息的所述内容产生一个地址信号，并将该地址信号提供给所述的选定的存储设备的地址端口，在该存储设备中所述的存取电路包括一个内部路由网络连接在所述的输入信道和所述的地址输入端口之间，以便按照控制数据将所述的地址信号路由选择到所述的选定的存储装置中，并且包括一个地址分配电路，以便按照所述的消息的所述内容产生所述的控制数据。
28.权利要求27中要求的一个通信电路，其中所述的存取电路包括，给所述的地址信号加上所述的控制数据做为前缀的设备，以及所述的内部路由网络，对应所述的前缀给所述的地址信号选择路由。
29.权利要求27中要求的一个通信路由装置，其中所述的地址分配电路也产生所述的地址信号。
30.权利要求27中要求的一个通信路由装置，其中所述的接收消息包括一个路由部分，并且所述的地址分配电路对所述的路由部分提供一个函数，以产生所述的控制数据。
31.权利要求30中要求的一个通信路由装置，其中所述的函数的作用是，在一段时间内，对于从所述的每个输入信道接收的消息，所述的存取电路将按顺序存取所述的所有存储装置。
32.权利要求30中要求的一个通信路由装置，其中所述的函数是一个线性的、N阶函数(此处N是一个整数)。
33.权利要求30中要求的一个通信路由装置，其中所述的路由部分包括位于地址序列中的一个地址，且函数的作用是，在所述的存储设备之间将所述的序列的连续地址连续分配。
34.权利要求16中要求的一个通信路由装置，进一步包括改变所述函数的设备。
全文摘要
一个通信路由装置，从多个输入信道(3)中接收消息并将消息路由选择到多个输出信道(2)中的一个，其中的路由结构包括多个存储查找表的并行存储装置(63)及互连电路(61)，该互连电路按照所接收的消息内容选择性地将消息从一个输入信道连接到多个存储装置中的一个。
文档编号H04L12/46GK1120877SQ9419169
公开日1996年4月17日 申请日期1994年12月23日 优先权日1993年12月23日
发明者R·德雷芬斯泰特 申请人:英国电讯公司