有关可变功能综合通信网络转换器的改进的制作方法

专利名称：有关可变功能综合通信网络转换器的改进的制作方法
技术领域：
本发明涉及综合通信网络转换器，特别是支持宽范围功能的综合通信网络转换器。传统的综合通信网络转换器以美国Harris公司制造的20—200综合通信网络转换器为代表。此综合通信网络转换器由美国第4,688,212号专利说明公开，对北美(μ—Law)和欧洲(A—Law)两者的多路传输设备都适应，在处理同步和非同步两者的电路转换和分组转换数据时高达2Mbits/s。
用20—20开关的结构和操作的描述将有助于对下文所描述的发明的完全了解。这个基于微处理器的系统的硬件包括联系电话接口单元的外部设备卡。电话接口单元包含线路、中继线和服务单元的电路。服务单元可以是DTMF接收器，MF接收器，串行接口单元等等。集中控制器通过电话总线与一些外部设备卡互连。集中控制器包括一个电话控制单元(Telephony Control Unit)(TCU)和一个呼叫处理器单元(Call Processor Unit)(CPU)。
综合通信网络交换器最多可提供2048端口和最多具有1920个无阻塞(non—blocking)外部设备，如电话，打印机，调制解调器，磁带驱动器，数据设备等等，它们如下面所描述组成端口组。每个端口组最多包含32个外设接口单元，并与一个端口组总线联系起来，一些端口组总线构成要描述的电话总线的一部分。因此，提供60根端口组总线可具有1920个外部设备(32×60＝1920)。其余128个端口，对应于另外的4个端口组，为单音(Tone)和会议(Conference)功能专用。
外设电路通过电话总线耦合到一个电话控制单元(TCU)，下文要更详细描述的电话总线实际上是一大组小总线，这些小总线构成多路传输树的一部分。电话总线把所有线路，中继线，其他电话和数据特性单元连结到电话控制器，也为编码和类似设备提供时序。电话控制单元协调外部设备和集中控制器的呼叫处理器单元(CPU)之间的所有通信。因此，呼叫处理器单元和电话控制单元一起组成对外设的集中控制。所以，综合通信网络交换器可看成包含(1)一些电话外设，(2)一个电话总线树，和(3)一个包含一个电话控制器单元(TCU)和一个呼叫处理器单元(CPU)的集中控制器。通过电话总线树外设同TCU通信，接着通过TCU外设同CPU通信。
电话控制单元(TCU)不仅协调呼叫处理器单元和外设之间的所有通信，也为服务请求扫描外设，提供到设备的声音/数据连结的切换，并为PCM，编码和数据提供时序。TCU对呼叫处理器单元表现为一个分成2048块的32千字节的存储器，每块16个字节。每个地址指定一个块。与一个给定外设有关的全部功能表现在所分配给该外设的16字节的块中。
呼叫处理器单元(CPU)是一个面向总线的微处理器综合体(complex)。典型地CPU包含一个服务单元，多个微处理器，双端口DRAM，和一个磁盘子系统。更准确地说，一个双端口DRAM与每个微处理器有关联并操作用来存储从磁盘装入的码和提供指令给有关的处理器。另外，服务单元为总线提供时钟和优先分析器(Priority resolver)为有效/备用和切换控制提供交叉耦合状态寄存器中断，提供对电话控制器单元的接口，并为与外设数据通信提供信号分组传送(Signaling Packet Transfer)(SPT)功能。
电话总线树包含一组总线，这组总线在外部设备和集中控制之间构成一个多路传输树。在综合交换网中，有1920个外部设备，60根总线，每根分配给一个32端口的端口组。因为每根总线以标准的2.048MHz速率运行，32字节的PCM数据将每帧分成32个时隙以125As传输。按上述安排显然1920个外部设备中的每一个在每帧间隔期间发送一个字节PCM数据。就是说在每帧中所有外设能被发送。
信令信息(Signaling information)，它是数字数据不构成PCM声音信息，利用一个16帧辅助多路周期(SubmultiplexingCycle)或超帧(super frame)发送。如本领域所知，信令信息和PCM声音信息是通过在一个外设和集中控制之间分开的线发送的。就是说，到一个外设的总线不是一根单线而是许多线，每根线被连接传送不同类型的信息。例如一根合适的总线可包含7根线。两根线分配给PCM数据，一根用于PCM发送，另一根用于PCM接收。另外的两根线分配来传送信令信息，一根用于信令信息发送，另一根用于信令信息接收。第6根线用来传送时钟信号，而第7根线是地线。所以，对PCM和数据所有时隙(time slots)的所有位都是可用的。
综合通信网络转换器工作得很好并提供一个费用合理，易于扩展的转换器。然而，它有一些制约限制了它的适用范围。其一为设计限制了外设卡与集中控制线路间的距离。另外，端口数限为2048端口。
本发明包括一综合通信网络交换器，具有连结一些外部设备的端口和为选择在端口之间以帧格式组织的转换信号的转换装置。所说的每个端口在帧中占有一个固定的时隙，为选择性地转换所说的全帧或半帧格式的两种上述信号的设备包含一个信息存储器，它用于在存储从上述端口来的源数据，一个连结存储器用于存储端口到端口连结的数据，一个时隙计数器，它用于对信息存储器和连结存储器提供时隙信息，每个时隙与信息存储器中一个唯一的存储地址相联系，所述信息存储器至少有两个存储单元与每个时隙有关，用于选择地交换信息的装置，所述信号按照半帧方式操作或全帧方式操作以帧格式组织。
本发明也包含一个综合通信网络交换器，它具有许多端口，所述端口安排成端口组，每个端口组与一个为外部设备用的外设层架(peripheral shelf)有关，所述交换器包括一个集中控制和在集中控制和外设层架之间的一些接口，所述集中控制包含许多交换装置，用于把对应于一个架上的所述外设的端口选择地连接到对应于其他外设的端口；用于识别所说的许多转换装置中的每一个的装置，用于识别一个外设的装置包括识别层架类型和与层架有关的端口号，用于识别可用转换器装置的装置，这些转换器装置是为与连接到转换装置的每个层架有关的一些端口用的，还包括为动态分配每个层架的一些端口到转换器装置的装置。
此外本发明包含一个综合通信网络转换器，具有与一个系统底板相联系的许多处理器，所述一些处理器中的一个被认为是主处理器，所说底板在几个位置的任何一个位置接纳上述处理器，对一个具体的处理器没有确定的位置，所述交换器包括用于自动识别连接到底板的每个处理器的装置，所述自动识别装置包括与一选定的处理器有关的装置用于提供该处理器一个标识，包括在所述交换器中检测上述条件标识的装置，包括在每个没有提供条件标识的处理器中延迟占据主处理器位置的企图的装置，使得带标识的处理器被认为是主处理器而其余处理器占有的处理器位置基于与此有关的延迟。
本发明的一个目的在于减少常规的综合电路网络转换器的一些限制，提供有更广应用的交换器，同时保留常规综合通信网络转换器的优点并与之兼容。
这个改进的综合通信网络转换器保持常规交换器的优点，同时提供一个大容量交换器，它能提供超过10,000端口的无阻塞(non—blocked)交换。这个容量扩大的实现部分由于为时间转换存储器(time switch memory)提供了一个模块化结构(modularstructure)。这个模块化结构可包含许多时间转换存储器，在此称为矩阵转换单元(Matrix Switching Units)(MXUs)，每个用于很大数量的端口的转换。在一实施例中，提供10个MXU卡，每个MXU转换1024个端口。更大的MXU卡，例如用本发明MXU设计的交换2048端口的卡也是可能的。
其他特性包括通用的层架结构，还有通用的时隙结构，可选的全帧，为了增加效率和灵活性的半帧交换，一个到外设层架传送接口的灵活的转换器使适应多种不同类型和长度的传输介质(包括铜和光纤)，以及提供一个分组信令机构(packet signalingmechanism)，它允许通道集合以产生16，22和64kbits/s的通道。
用通用层架结构，转换器可配置为同时支持六角(hex)和八角(octal)两种电话层架(shelf)，每个可变化大小，从而允许灵活的配置和扩展。六角和八角电话层架通过端口组的一些电缆接到集中控制，每组对应64个端口，或两个每组32个端口的常规端口组和一些独特的接口单元。一些独特的接口包括位于外设卡上的外设层架链接接口单元(Peripheral Shelf Link Interface Units)(PSLI)和位于集中控制器上的外设接口单元(PeripheralInterface Units)(PIU)。至少一个PSLI与每个PIU接口起到在多个外设卡和一单个矩阵交换单元(MXU)之间提供一单个环路的作用。另外，这些接口允许不同类型的外设层架，诸如八角和六角架等，与一公共MXU连接。而且，在外设层架和集中控制层架之间的不同传送介质可用作与电话层架有联系的外设层架线接口单元(Peripheral Shelf Line Interface Units)(PSLIS)，并且与集中控制器有联系的相应的外设接口单元(PeripheralInterface Units)(PIUs)促进这一特性。根据所用的传输介质提供不同版本的PSLI和PIU。
另外，从输入层架描述的端口组的层架图(shelf map)被动态生成。用生成逻辑数据结构的方法支持层架分组(shelfgrouping)软件对在本地和远程的一些层架都能管理。
当形成的所有时隙相等时，任何时隙可用作外设，会议或单音(tone)的时隙。用把会议和时间线路嵌在MXU卡上的方法可使这一特性变得更为方便。
改进的综合通信网络转换器也包括混合方式转换。就是说，以电路为基础在一线路上提供全帧和半帧转换方式。这为声音工作时半帧转换固有的环路延迟变得更短创造条件，同时为NX64(即视频)连结保证帧相关性(coherency)。
更进一步，本发明的综合电路交换器为信令信息提供一个改进的串行分组传送系统(Serial Packet Transfer System)(SPT)。改进的SPT系统为在电话接口单元和集中控制之间传送信令数据提供一种灵活的手段。这个改进的系统不管集合信道的速率是多少向所有通道提供一个可伸缩的存储(elastic store)，例如一个两秒可伸缩的存储，从而允许两个，四个或八个8kbits/s(1kbyte/s)通道集合在一起形成16，32，或64kbits/s的集合信道。集合信道合成更高速率的通道，在主机处理器控制下是可编程的。
另外，本发明包括一个极好的始终如一的识别在总线上的一些处理器的系统，总线不提供有关位置信息(即槽号)。基于一贯的模式系统可用来动态重定位一个处理器的识别符。这允许去掉处理器板而且在总线上不加硬编码配置(hard coded configuration)并使通用时隙特性变得有利。进一步说，此处提供多个处理器，一个或更多的故障或被移去，只要进行一次随后的初始化，系统使其余的处理器可以补偿失去的处理器。每个处理器的单独的标识便于在处理器之间简单分配任务。
现在用例子参考附图来说明本发明，在那里

图1.说明一个常规的综合通信网络交换器的机箱和层架的分配。
图2.说明一个常规综合通信网络交换器的一个公共设备层架的槽的分配。
图3.说明一个常规冗余结构的综合通信网络交换器的集中控制架构。
图4.说明一个常规综合通信网络转换器的电话总线结构。
图5.本发明的综合通信网络交换器的框图。
图6.说明根据本发明的技术，在一些电话层架和MXUs之间的一个内部连接安排。
图7.说明根据本发明的技术，电话层架到MXUs的另一个内部连接安排。
图8.说明根据本发明的技术，电话层架到MXUs的一个进一步的内部连结安排。
图9.说明一个PLSI的一个框图。
图10.说明一个PIU的一个框图。
图11a和图11b从等于两帧长度的连续缓存器中读半帧方式(half—mode)的图。
图12a和12b.从等于两帧长度的连续缓存器读全帧方式(full—mode)的图。
图13.时间转换器的一个框图。
图14.时间转换器的一个更详细的框图。
图15a和15b按照本发明的技术，对SPT信令从可伸缩的缓存器写入和读出的框图。
图16.按照本发明的技术，读出SPT信息的流程图。
图1说明一个常规综合通信网络转换器的物理机箱配置，转换器容纳有1920个外设电路和128音调/会议端口。在说明的实施例中为了冗余度可靠性，集中控制设备被复制。就是说，在机箱1的层架1和2中的集中控制设备是相同的，在层架1中的集中控制设备出现故障或被移走时用层架2的设备。
更明确地说，转换器可配置成一个非冗余或一个冗余结构。在非冗余结构中层架1被公共设备占用。层架上有20个印刷电路板卡槽，一个把硬盘和软盘混合的磁盘驱动器集合，和一个公用设备MXUer的电源。在非冗余结构中架2是空的。
在冗余结构中，公用设备的所有元件是两套。就是说，公用设备的一个完整的组放在层架顶上，它的镜象放在层架的中部。系统用两组集中控制设备中的任一组满载运行。在现用的架上的集中控制出现故障时会自动切换。无论在冗余或非冗余结构中，底部或层架3为电话接口单元所用。
把外设分组是有利的，就是说在卡上的电话接口电路装在合适的机箱里的层架上。在讨论的例子中，可看出每卡适宜安装8个电话电路，每层架提供24个卡。所以支持1920个电路只需10个层架。
现在参看机箱1的层架3，它存放电话接口电路板，通常每块板包含8个电话或外设，它们常被称为接口电路。、每个层架能容纳24块板或卡，板有时被称为卡。所以，每架包含24块板，每块板包含8个电话接口电路或总共192个电话接口电路。
需要9个外加的物理层架存放其余1728个电话接口线路。这些层架在三个外加机箱中提供，每个机箱三个层架。每个机箱也包含它自己的MXUer电源。
电话接口电路用下面要描述的电话总线树连结到集中控制设备。
安装在电话设备层架上的电话接口单元包含一些线，干线和一些服务单元的电路。与电话接口单元兼容的线单元的例子是(1)模拟线单元，(2)长环路(off—premise)线单元和(3)数字线单元。
模拟线单元用作对标准旋转或按键拨号盘(tone—dial)模拟电话站服务。长环路线单元类似于模拟线单元。它对旋转或按键拨号盘(rotary dial or Tone dial)模拟电话站服务的作用，也对楼外分机(off—Premise station extensions)提供服务。数字线单元与一部具有数据发送和接收能力的智能电话联用。数字线单元把内部PCM转化为被选的数字数据信令格式，它能在标准电话双绞线上传送，环路距离最远达5000英尺。数字线单元在每个端口把64kbits PCM声音/数据与16kbits信令结合。这个80kbit信号用时间压缩多路传送(time Compression multiplexing)(TCM)技术传送到数字环路。ICM脉冲群以256kbits传送。
因而，电话控制器单元(TCU)在每个方向能以500字节/s(即4,000bits/s)支持两个独立的字节和一个8000bits/s串行通道。其余的48000bits/s保留为将来用。
与电话接口单元兼容的中继线单元(trunk units)的一些例子是(1)地起始/环路起始中继线单元，(2)2—线E&M中继线单元，(3)4—线E&M中继线单元，(4)直接内部的拨号盘中继线单元，(5)数字中继线单元，和(6)CCITT2.048Mb数字中继线单元。
地起始/环路起始中继线单元把综合通信网络转换器直接连结到中心局(central office)(CO)在两地之间发送音频信息和监控信号。2—线E&M和4—线E&M中继线单元既可发也可收MF，DTMF和拨号脉冲格式的数字信息。直接内部拨号中继线单元从公众交换网提供DID到PBX站的访问并能接收拨号信息，拨号信息的格式为DTMF，MF和拨号脉冲格式。T1—D4数字中继线单元允许一个标准的24通道PCM中继线直接与综合通信网络转换器连接。它们的作用是以1.544Mbits/s的速率把标准T1—D4格式转换成转换器的信令。上面说明的线和中继线单元的每一个都是常规的，所以为了充分和完全了解下文要描述的本发明，不必要对结构和操作作进一步描述。
可与综合通信网络交换器联用的服务单元也是常规的。它们可包括(1)双音调多频率(DTMF)(dual tone mulfiplefrequency)接收器单元，(2)呼叫进行检测器(coll progressdetector(CPD)单元，(3)宽带拨号音调检测器(broadband dialTone derector)(BDTD)单元，(4)多频率接收器(multi—flequency receiver units)(MFRU)单元，(5)多频率R2接收器单元(MFR2RU)，(6)串行接口单元(serial interface units)(SUI)，和(7)基准定时单元(reference timing units)(RTU)。
DTMF接收器接收DTMF拨号并译码DTMF码成为数字格式。CPD允许在不提供电回答信号的中继线线路上回答。BDTD为国际应用提供音调检测。MFRU用于局间(inter—office)信令，付费电话，相等访问(equal access)，和专用网络应用。它监控关于一个特殊呼叫的音频通道并把MF编码转换为数字格式。MFR2RU介码R2国际(2—of6)，频率编码信令。串行接口单元(SIU)包含为系统管理用的端口，例如RS232C。该单元把系统管理信息转换为标准内部格式并把它送到集中控制去处理。来自系统的信息发送到SIU，在那里信息被转换成标准ASCII格式并从数据端口发送出去。SIU连结到一个系统外设接口面板，在那里数据端口转换成RS232C信号。一个终端，打印机，调制解调器，9道磁带机或任何RS232C设备可与SIU联用。RTU，它插入任一电话层架槽提供一个局内定时基准的转换。它可用作对数字中继线(trunking)(1.544Mbits/s和2.048Mbits/s)的一个备用的基准源(alternatereference source)。
集中控制设备分成两个子系统；集中控制子系统或呼叫处理器单元(CPU)和电话控制子系统或电话控制单元(TCU)。
CPU包含系统的大脑。它包含中央处理单元，称为虚中央处理单元(Virtual Central Processing Unit(s))(VCPU)和有关的存储器单元。它也包含硬盘和软盘驱动器，以及它们有关的控制器和接口单元。
TCU协调CPU和电话接口单元/端口(即线，中继线和服务单元)之间所有通信。它为服务请求连续不断地扫描端口，并提供机构为所有已接通的PCM声音和/或信令数据连结。TCU也包含音调发生器和会议功能，并为PCM，编码和数据提供定时。图2说明一个公用设备层架的细节。如上所述它包含20个印刷电路板槽，磁盘驱动器部件，还有一个公共控制MXUer电源。磁盘驱动器在图2中24说明而MXUer电源在25。特别地，CPU在印刷电路板1—10槽而TPU在印刷电路板11—20槽。
PCIU或外设控制器接口单元插在槽1。它为系统的硬盘和软盘驱动器用作文件控制器。它也在磁盘驱动器和VCPU(s)之间提供一个通信接口。
VCPU插在槽3。这是一个单板计算机。根据系统规模和处理的呼叫业务量可用一个或两个或三个VCPUIS。在使用时第二个VCPU位于槽5，第三个VCPU在槽7。在每个公共设备层架中的一些VCPUs在一个多任务操作系统的控制下一起工作。每个VCPU包含在板上RAM存储器。外加存储器可在槽6提供。这个被称为高级存储器单元(Advanced Memory Unit)(AMU)的存储器连结到一个VCPU为外加数据库存储器提供外加的RAM。
冗余存储器单元(RMU)(Redundant Memory Unit)插在槽9，为冗余结构用。它的目的是保证对有效数据库的更新被写入两个公共设备层架。冗余系统至少有两个RMU，每个公共设备层架一个，通过一个专用的&总线互相耦合。在公用设备出现故障时，系统自动切换到备用公共设备层架同时保持所有已连结的呼叫。
虚拟C—总线服务单元(Virtnal C—bns Service Unit)(VCSU)占用槽10。它在呼叫处理器单元(CPU)和电话控制单元(TCU)之间提供一个通信接口。
电话定时单元(TTU)插在槽11。这个单元提供系统时序和同步。它提供到电话控制单元硬件的接口点。
会议和音调单元(CTU)插在槽12。CTU支持一个64端口会议单元也提供64个系统音调的存储和产生。因而CTU有128个到TCU的端口。一个会议呼叫可在最少三方最多64方之间进行。多个会议可同时进行只要用于会议的端口总数不超过64。
更特别的是，音调发生器产生64个独立的连续的PCM序列，每个有它自己的端口号。用写音调的接口号到设备的源指针的方法，任意数量的电话设备可被连结到任一个音调。每个音调产生的方法是从EPROM读出一选中的PCM样本序列并无限地重复这个序列。
会议单元的功能等效于一组32个由几部分组成的模拟混合电路。它有64个端口，对呼叫处理单元表现为64个独立设备。每个有它自己的设备地址，源指针和控制寄存器。每个端口可以任意组合联接到32个混合电路中的任一个。会议单元可配置成32个两输入混合器，20个三端口会议等等。通过许多变化最多为一个64输入会议。
槽13—20交替包含一个时间交换单元(Time SwitchUnit)(TSU)和一个扫描信号单元(Scan and Signal Unit)(SSU)。每个TSU/SSU对支持512个端口。所以对于一个具有1920外设端口和128会议/音调端口或总共2048个端口的系统需要4个TSU/SSU对。
TSU的功能是在多至512个端口之间切换脉冲编码调制(Pulse Code modulation)(PCM)声音或信令数据。SSU的功能是从多至512个端口发送和接收信令信息。至于TSU，已经知道每增加512个端口要求一个额外的SSU，SSU是与一个相应的TSU配对的。
在一个冗余结构系统中的集中控制结构在图3中说明。这个结构于美国专利第4,688,212号说明中公开。
电话控制单元(TCU)操作通过TSU提供一个时间转换矩阵(Time Switch matrix)使得在输入的时间位置对应输出的地方。时间开关矩阵是无阻塞(nonblocking)的使得所有已安装的电话设备可以参加任意配置和同时会话。换句话说时间转换操作如同一个时隙交换器，在那里从所有端口来的PCM和数据字符一齐被多路传送，存在一个样本存储器中，按照一个地址存储器的内容从样本存储器检索，然后信号分离返回到一些端口。
地址寄存器操作如同一个源指针寄存器数组，并被CPU访问。对每个连接CPU用把源端口号写到目的地的源指针寄存器的方法在每个方向控制交换器。用这种方法样本存储器不必要可由CPU访问。
2048个端口转换器作为一组实现并行操作四个模块，如上面讨论的每个模块为512个端口服务。四个模块的安排为构成一个样本存储器提供方便，在每个模块中提供地址存储器，并且运行于8.192MHz，122ns/周期，每帧提供1024周期。为了实现四个模块的结构，每个样本存储器是32位宽，使四个样本可同时写入，而来自2048个端口的每一个端口的一个样本可在512个周期中写入。
外设单元的状态存储在一个高速RAM中，该RAM可被呼叫处理器访问和被上面讨论的扫描和信号单元(SSU)维护。通过电话总线每2ms刷新一次(即每超帧一次)。信令系统的所有部分连续地在500Hz上运行，且每个功能对每个端口在每周期中实现一次。
由于信令和PCM通道为多路转换使用了同一机理，信令的两个方向，即到外设去和从外设来，各有每个端口64Kbits/s的容量。超帧的再次多路转换将此分成16个独立的功能。
从各外设来的两个字节被分成设备识别字节和状态字节，状态字节包含一位的“服务请求”指示器，后者由事件扫描器监控，还包含7个其他状态位。送到外设去的两个字节被分成一个忙闲指示位、一个向外发脉冲位或振铃位及14个作其他控制的位。为每个设备地址提供了一组信令寄存器，包括那些指定用于音调和开会功能的寄存器。
本常规的综合通信网络转换器的一个特色是信号分组传送(signal packet transfer，SPT)机制。SPT是一个64通道直接存贮器访问控制器，它有自己的32K字节缓存器。每个已使能的通道能每秒传送1000字节，或是从缓存器内的分组信息送到OUT字节，或是从IN字节分组到缓存器内。SPT受信令多路转换器的同步，所以在缓存器内字节的顺序与外设收到或发出的字节的顺序完全一致。每个SPT通道有用于功能控制、端口序号、缓存器地址和字节计数的各个寄存器。缓存器RAM及通道控制寄存器在呼叫处理器单元的总线上以存贮器的形式出现。
电话总线不是单一总线，而是大量的小型总线，这些总线构成多路转换树，以便多路转换从1920个外设接口电路收到的串行信号。如同前述，各外设分组成若干端口组，每个端口组有32个外设(即电话通信)接口电路。给每个端口组指定专用的端口组总线，端口组以2.048Mbits/s的速度、在32个时隙和125μsec、长的帧内传送来自32个外设中每一个外设的PCM声音/数据。给每个外设接口电路，因而给每个外设指定帧内专用的时隙，该时隙在该外设专用的端口组总线上传送。
这就是说，一帧125μs期间的那些时隙并不是如所需要的那样分配给通话。相反，每个时隙被用在一个特定的电话设备、即一个特定的端口上。因此，每个端口与由某个特定的端口组总线传送的某个特定时隙唯一有关。此外，信令信息不是在CPU有要求时才发送或接收的。相反，它是在固定的2ms超帧(16个125As的帧)内连续送出的。
从本系统所有外设来的PCM和信令数据，用图4所示的固定的同步四级多路转换电话总线树，被一起多路转换进入电话控制单元(TCU)。从TCU到各外设的信息则按照相反的对称方式被多路分配出来。参照图4，电话总线树的第一级和第二级41，42在装有外设接口电路卡和电话外设单元43的那些电话通信层架上实现，这两级一起将各外设来的PCM和信令信息组合成电话总线的2.048Mbit/s流。多路转换树的顶上两级44，45，即第三第四级，在装有电话控制单元的层架上实现。它们的工作是将64个端口组结合成一个系统。
在一种实施方式中，为PCM数据所进行的第一级多路转换41可以用编码解码(codec)芯片46在线路和中继线单元上完成。第二级多路转换可以使用三态驱动器47在外设卡到电话总线的接口处完成。第三级多路转换44将八路串行2.048Mbit/s的端口总线组合成一路八位宽2.048Mbyte/s的流。因此，第三级多路转换提供了串到并的变换。最后，最上边的那级使用了三态驱动器以产生输入到CPU的4字节宽、4.096Mword/s的内部PCM总线。
电话总线树的第三级既对输入作串到并变换及时分多路变换，又对输出作并到串变换及时分多路信号的分离。
支持上述硬件的系统软件被分成一个多任务操作系统和六个独立的子系统。每个子系统在操作系统的引导下完成一个或更多的任务。各子系统之间的通信靠通过操作系统传送消息的方法来完成。每个子系统的存贮器空间是不连贯的，因为各子系统可以都在同一处理器上运行，也可以分配在多个处理器上运行。
软件中的主要子系统由以下组成(1)初始化，(2)操作系统，(3)电话通信接口子系统(TIS)，(4)呼叫处理子系统(CAP)，(5)维护处理子系统(MAP)，及(6)配置编辑器子系统。
本发明的改进的综合通信网转换器保持了常规转换器的所有优点，同时它提供(1)容量极大的转换器，可以无中断地转换10000个以上的端口，(2)通用的层架结构及(3)通用时隙结构，(4)可选择的全帧和半帧转换，以实现有效和灵活的转换，(5)到各外设层架传送接口的灵活切换，以适应多种传输媒介，包括铜和光纤，(6)分组信令机制，它能为16，32和64Kbits/s信令通道提供组合的通道，(7)能唯一地和始终如一地在总线上识别处理器的系统，这些处理器并不提供其相对位置的信息(即槽号)。
(1)大容量无中断转换架构—它保证转换时隙与所有外设时隙同时存在，其方法将在本说明书后面说明。在优先的实施例中，提供了10240个时隙以适应9000个以上的外设端口。通过引进矩阵转换单元(MXU)以代替常规转换器的TSU/SSU的组合使用，使这个特色成为可能。
(2)通用层架结构—本改进系统可同时适应不同类型(如八角层架和六角层架octal and hex shelves)、不同尺寸的外设层架。这一特点是靠以下措施来达到的在各外设层架上配备PSLI，在各MXU层架上配备相应的PIU及根据输入的对层架的描述提供各端口组的动态层架映射。创建逻辑的数据结构以支持层架的分组，软件就能既管理局内又管理远程的层架。
(3)通用时隙结构—所有时隙都做成相等的，从而允许任一时隙用作外设、会议或音调时隙。这与常规系统大不相同，在常规系统中音调和会议地址被用在特定的时隙上。换句话说，本说明书描述的改进综合通信网络转换器消除了常规转换器的固定映射，它允许任一音调或会议端口连接到任一MXU。这是靠在各MXU卡上嵌入音调和会议功能来完成的。其结果是，没有一个端口被规定具有音调或会议功能，因此所有端口都可用作电话端口。当需要音调或会议功能时，该功能可以直接从MXU卡上获得，因而免除了将某端口连接到常规的音调发生器或会议电路的需要。
(4)全帧和半帧转换—本系统支持同时使用全帧和半帧转换。全帧转换保证了N×64个连接时的帧一致性。半帧转换产生最小的回路延迟。
(5)到达外设传送的灵活切换—本系统的设计允许到达外设传送的时间切换利用多种形式的技术而不改变基本的转换器结构。除了用配备范围大得多的光纤环路之外，也可以使用适用于75英尺配备范围的点到点铜UTP接口。传送也和其他一些接口兼容，如DS3/E3，OCI，和45/50Mbits/s ATM。
(6)改进的SPT分组信令—分组信令通道与每个转换时隙配对，其方式叙述于后。对于本系统中的每个时隙，存在着分开的输入和输出8Kbits/s串行通道。此外，2，4或8个通道可以组合在一起以形成16，32或64Kbits/s的通道。
(7)处理器识别—本系统允许在一条共用总线上识别该总线并不提供相对位置信息(即所在槽号)的各个处理器。本系统考虑到了基于固定模式对处理器识别的动态再配置。这就允许拆除一些处理器板或将一些处理器板加到总线上而不必作硬编码的配置，这也使通用时隙特性便于实现。此外，在配备多处理器并且其中一个或更多个失效或取走的场合，本系统也考虑到了在下次初始化后使余下的处理器补偿失效处理器。对每个处理器的唯一识别也顾及各处理器之间任务的简单分配。
图5表示本发明综合通信网络转换器一种优先实施例的框图。在图1—4及图5中，同类部件被标以共同的参考数字。外设卡51被连接到端口组总线52，通过外设底板内的腐蚀部分这些总线组合形成端口组电缆。每根端口组电缆被连接到外设层架链接接口单元(PSLI)55，它提供了在传输介质方面的灵活性并方便了通用层架的结构。每个PSLI通过选定的介质与相配合的外设接口单元(PIU)56相接，PIU的位置在集中控制器处。合适的传输介质有，但是不限于，铜UTP和光纤电缆。
PSLI55不只是方便了传输介质方面的灵活性，它还提供了64端口的插入能力、冗余回路能力以及与前述的常规电话通信接口单元卡层架的完全兼容性。
图6是综合通信网络转换器硬件的一种配置的更详细的图示。不言而喻，PSLI连接电话通信层架，在一个层架上的端口总数是64的倍数。例如，本系统与具有192个端口(3×64)的电话通信层架兼容，这就是上述常规电话通信层架的配置。
对于不同的传输介质可能配备PSLI的不同类型。因此，可能为铜配备一种类型、为光纤电缆另配一种类型，并且在一个转换器内可以配备多种类型。就是说，转换器可以适应多种不同的传输介质。
在本说明书中公开的具体实现装置的PSLI，不顾哪种类型，将多达512个端口连接到一个相应的PIU，该PSLI可以局部地驻留在它与之连接的架上。一种类型，例如光纤类型，具有以64端口的增量为单位、有选择地连接少于512端口的附加能力；该类型还能被放置在远离与之连接的层架的地方。纤维PSLI可以被多路转换到单根纤维。目前多达八个纤维PSLI可以被多路转换到一根光纤电缆。
因此，选定了每组64口的端口分组，每组给予一根电缆，八个这样的端口分组被指派给一个共用的PSLI，如图5所示。这就是说，每个PSLI可以接收8根端口组电缆，而每根电缆为64端口传送信号。换句话说，本发明的每根端口组电缆对应于常规转换器的两套端口组总线。
再参照图6，假定某电话通信层架的16块卡上有128个电话接口单元，每块卡上有8个电话接口单元。每个层架将与两根端口组电缆62(64×2)相关连，并且，多达4个这样的层架可能与PSLI63相关连。
P SLI63由2套总线组成，一套发送总线64和一套接收总线65，该PSLI的输出与相应的PIU67连接。以后将会说明，PSLI将2MHz速率的串行输入信号变换成以8MHz速率传送的8位并行信号。
PIU可以成对排列。即，两个PIU(PIU A及PIU B)可以配备在同一块板68上，每个PIU用来接收与512个端口有关的信号。每个PIU对68被接到矩阵转换单元(MXU)69，从而替代了常规的电话通信控制单元(TCU)。
在一种实施例中，每个MXU为1024个端口而工作。在这样的实现中，10240个端口就要配备十个MXU。为端口0—1023服务的第一个MXU691可以被安排用于会议端口和音调端口。在这样的实现中，可能有256个音调端口和768个会议端口。然后MXU692可能接纳端口1024—2047，每个后继的MXU接纳其后的1024个端口，第十个MXU6910接纳端口9216—10239，如图6所示。
这些MXU位于集中控制之内，每个都运行着以支配1024个时隙的转换。如果有1024个音调和会议端口，本例的系统将支持9216个电话端口。
如同MXU，各PIU也位于集中控制之内。正如前述，每个PIU充当一个MXU和两个PSLI之间的接口。如同PSLI，PIU也可能有基于传输介质的多种类型。因此，对于使用铜电缆的系统可能有铜类型的，对于使用光纤作传输介质的系统可能有光纤类型的。然而，PIU对(PIU A及PIU B)是成双的，一对一配上相应的MXU，所以单个MXU不可能既让铜PIU又让纤维PIU与之连接。
如果是使用光纤传输介质的场合，由于每个PSLI可以有选择地为少至64个端口服务，单个PIU可以让多达8个PSLI与之连接。
图7表示一种电话通信层架/PSLI/PIU/MXU安排的例子，在该例中一个PSLI为多个不同类型的层架服务。具体说，PSLI71为两个“J”(即octal)层架72，73及一个“H”(即Hex)架74的一部分服务。“H”架的平衡由另一个PSLI75来支持。必须注意的是，这些“J”层架可以是可与上述常规综合通信网络转换器操作的“J”架。所以，每个“J”架由装在24块板上的192个电话接口单元组成，每块板上有8个电话接口单元。“H”架有384个电话接口单元，即，两倍于“J”架包含的单元数。
如图7中所示，由于PSLI只能接纳512个端口，而两个“J”架代表384个端口，PSLI71就只能接纳“H”架的128个端口。因此，PSLI75必须接受“H”架74的其余256个端口。
图7的配置是有用的，如果各层架并置，而且使用铜制的PSLI—PIU，其间的传输介质也是铜的话。然而，当使用光纤电缆时，由于将两根光纤电缆铺设到同一远程场所的路由成本，图7的配置虽然是可能的，却不是有用的。
图8表示本发明的PSLI/PIU概念是如何允许在一些远距离点插入少数几个端口并使用单个环路将它们连到集中控制的机架的。即，单个环路(例如单个光纤环路)已被分配给远离集中控制并使用三个PSLI84，85，86的三个点81，82，83。这成为可能是因为每个PSLI通过在卡上的一些位开关可以有选择地滤出在环路上它支持哪个端口。
更具体地说，对于正在说明中的装置，在PSLI卡上提供了8个位开关(未示出)，它们使本PSLI能对MXUn在64端口的边界(boundaries)上过滤到64端口的分辨精度。图8中，在远点A，81的第一个PSLI使用着头4根端口组电缆，每一根对应于64个端口，以支持一个“J”层架和一个“H”层架的一部分。因此，使PSLI84的头四个位开关置“1”，该PSLI就被配置成只滤出用于头四根端口电缆的时隙信息(即时隙0—255)。在远点B，82的第二个PSLI只使用着一根端口组电缆以支持一个“H”层架，层架上只有64个端口为有效。在第五位置上的单个位开关滤出用于在远点B有效的64个端口的时隙256—319。
在远点C的第三个PSLI86支持128个端口，因此需要两根64通道的端口组电缆。所以位开关位置6和7被置“1”，以滤出320—447之间的128个时隙。
应注意，还可以提供额外的64个端口。这些PSLI无需滤出邻接的端口，所以未被分配的端口都可以在以后指派给远点A—C中的任何一个或者指派给某个额外的远点。例如，如果此后将某个额外的64端口的层架加给点A，则该层架可以连接到已经与该点关联的PSLI上，此外，最后的即第8个位开关应置“1”，以支持所添加的层架。
图9中表示用于铜传输媒介的PSLI的框图。用于光纤传输媒介的PSLI与此相似。区别在于，这种PSLI电路与光纤传输装置而不是与铜传输装置接口。类似的区别也见于用于铜传输装置的PIU和用于纤维光学的PIU之间。PSLI安装在现有的导轨上。外部的连接包括8个端口组缓存器(Port Group Buffer)接口900(具有冗余或非冗余的端口组缓存器电缆联结(Cabling)，1个MXU及报警(Alarm)接口，一个连至PIU的25对电缆的高速传输装置，一个查错连接器及一个MXU电源接插器。两块PSLI卡通过25对双绞线的外设连接(peripheral link)电缆905(P—Link)与单个PIU相连。每根P—Link电缆为512个外设端口传送PCM及信令(signaling)信息。此外，一个P—Link还传送连接维护(link maintenance)以及机箱MXU和Alarm(PAB)的附加数据(overhead data)。所有高速信号都是差分和平衡的。
PSLI以点到点的拓扑结构排列。每个PSLI在八个端口组接口与其关联的PIU卡之间传送512个端口的全双工PCM及信令信息。一个单一的PIU与两个PSLI接口，以总共得到1024个端口。由于有效的信令通道与有效PCM通道为1比4，及有效附加通道与有效PCM通道为1比16，每个P—Link在每一方向传送512个PCM时隙所需的有效时隙为1024个总时隙中的672个。
PSLI恢复从与其接口的P—Link来的时隙和信令信息。数据恢复部完成外设接收时钟的恢复、外设接收数据的恢复及外设接收数据帧/超帧的恢复。接收路径的信息被装入可伸缩的缓存器内。数据恢复部使用已恢复的超帧数据来对缓存器的起点定位。
每个P—Link接口有八个发送对和八个接收对。这16对线为512个外设端口的数据和信令通道提供了双向平衡传输。此外，时钟(Clock)，超帧同步(Superframe sync，SSFX)和测试同步(Test sync)信号对及单端的电阻连接也是双向的。
在P—Link总线上的数据在PH1时钟的上升沿被采样。送到P—Link总线去的数据在PH1时钟的下降沿被更新。各个在线(online)层架与不在线(off—line)层架之间最大可容忍的数据不齐量(dataskew)为+/-50ns。
在P—Link A上，PCM出现在以SSFX为基准的偶数8.192MHz时钟周期，而信号、附加及不用的字节则出现在奇数周期。对于P—Link B，PCM出现在以SSFX为基准的奇数时钟周期，而信令、附加及不用的字节则出现在偶数周期。
基本的接收同步由PSLI时钟恢复逻辑907提供。P—Link字节时钟由该link传送，并通过锁相环将其恢复到8.192MHz的基本系统时钟。此外，用P—Link所传送的超帧同步(SSFX)来产生16个独立的MODE(方式)信号，每个端口组一个信号。
组装缓存器(assembly buffer)904收集字节的并行数据，它充当可伸缩的缓冲存贮器。该缓存器的写指针由已恢复的字节时钟控制。读指针与已恢复的外设时钟同步。为连接维护特定的附加数据字节则从缓存器的输出数据流中读取。
PSLI的诊断/控制微控制器通过被定时的数据缓存器98来访问P—Link所收到的字节流。微控制器给时隙地址寄存器加载，后者又与时隙计数器比较。这种机理控制了来自P—Link时隙的对缓存器的写入。缓存器的读出则是在微控制器的直接控制之下。
微控制器会有读/写访问以“让出”用于与PIU微控制器通信的附加带宽。提供了在“现场的”PCM、信令及PAB数据时隙中对接收数据的读访问，以实现诊断数据的监视功能。
每个PSLI的电话外设总线方由主PLL(锁相环)已恢复时钟所驱动。PLL受8.192MHz字节时钟和P—Link的超帧同步信号(SSFX)的锁定。
在一次转换之后，SSFX和PSLI电话同步信号的相位可能不一致。这可能在各冗余的连接具有不同的路径长度时出现。PLL会纠正SSFX与PSLI电话同步的相位失调到与字节时钟的频偏不大于10ppm。电缆的长度差一定要限制在10英尺之内，使最大的时差为15ns。在一次转换之后，保证在1秒钟之内重新调到一致。
PPL的输出驱动一个电话外设总线计数器，后者为每个端口组产生CLOCK，SYNC，FRAME，MODE AND OH(overhead，附加)等定时。
来自接收组装缓存器904的数据，馈送到六个被锁存的输入移位寄存器903；其中四个是PCM，一个是信令，一个是附加/PAB。每个PCM和信令移位寄存器给接收的交错格式化器(interleaveformatter)提供一根单个位的线。附加/PAB寄存器的输出直接地驱动PAB输出。
接收交错格式化器902将4个PCM的八位位组(octets)和1个信令的八位位组变换成五个分开的位交错(bit interleaved)传送电路(links)。这个5位存贮器的有效深度是64位；分成两页，每页各32位。
从四条PCM接收交错格式化器线来的经过交错的PCM被多路分配成十六个可寻址的锁存器901，每条PCMR总线一个锁存器。从一条信令数据线来的数据也被多路分配成十六个可寻址的锁存器，每条SIGR总线一个锁存器。
来自十六条PCMX线的PCM数据送入四个各为4∶1的多路转换器93。这些多路转换器馈入通道格式存贮器(channelFormat Memory)90。十六条信令线通过由4∶1多路转换器组成的两层93，95进行多路转换以压缩流。第一多路转换器层93将四个2.048MHz流混合成单个8.192MHz通路。第二层95免除了十二个不用的信令帧的传送。合成的那条线也输入到通道格式存贮器90。
从发送PCM和信令多路转换器来的数据成为通道格式存贮器的五条线输入。每个字节时钟，由4个端口来的4位PCM和1位信令被写入通道格式存贮器。每四个端口要重复此过程32次，每帧共进行256次访问。缓存器充当五个64位的串行存贮器。位交错的数据输入，被读出为字节交错数据。要给发送串并变换器92构成一个字节，就必须从8个不同的存贮单元连续读八次。每帧共需1024次读。
对每个端口组来说，MODE信号被位移一帧。其结果是在MXU处的信令信息的偶交错。
发送串并变换器92由一些被锁存输出的移位寄存器组成，其输入来自发送通道格式存贮器。并行数据然后被写入发送组装缓存器的适当存贮单元。
P SLI诊断/控制微控制器97经由受定时的数据缓存器96去访问P—Link发送流。如同在接收通路中那样，微控制器给时隙地址寄存器加载，后者被在91与时隙计数器比较。这一技巧控制了从缓存器到P—Link时隙的各次读出。各次缓存器写则是在微控制器的直接控制之下。
微控制器会有读/写访问以“让出”用于与PIU微控制器通信的附加带宽。提供了在“现场的”PCM。信令及PAB数据时隙中对接收数据的读访问，以实现诊断数据的监视功能。
数据序列基于2ms的超帧。对P—Link中512个端口的每一个来说，每一超帧含有16个PCM字节样本和4个信令字节。此外，在一个超帧内传送1×512个附加字节。超帧被分解为16个125As的帧，这些帧各包含512个单PCM字节样本，每个端口一个样本、128个信令字节和32个附加字节。帧被进一步分成32个时隙块，每块32字节。这些块各有16个PCM字节样本、4个信令字节、一个附加字节和11个不用的字节。定时的安排使每隔一个字节就是PCM样本。
PSLI经由多达八个端口组缓存器(PostGroup Suffers)与外设层架接口。端口组缓存器电缆连到有20个插针、间距0.1英寸、双排的扁平电缆连接器。
图10表示用于铜传输媒介的PIU的框图。现在来说明用于铜双绞线传输媒介的PIU。
PIU作为单槽的电话控制器总线(TCB)组合件符合机械高度的技术要求。它从卡架的后方插入十个PIU卡槽中的任意一个。它具有两个160针的DIN背板连接器和两个50针的高速P—Link连接器。
PIU每一帧从MXU接收1024个PCM字节样本，它经过P—Link A将其中512个样本分配给PSLI A，经过P—Link B将另外512个样本分配给PSLI B。PIU还每一超帧从MXU接收1024个端口来的信号和附加数据，这些数据与加到P—LinkA和P—Link B上的PCM样品交错。附加数据除P—Link维护及至PIU微控制器的一个通信通道外，还包括MXU告警板(AlarmBoard，PAB)机箱控制/状态信息。在每个P—Link上的信令传递是这样的，当在P—Link A接口看到PCM时，就在P—LinkB接口看到信令和链接数据，反之亦然。此外，PIU还提供一条与冗余的电话控制器层架内别的PIU对称的PCM/信令交叉路径。
PIU在每个MXU帧内传送1024个PCM字节样本。PSLIA和PSLI B分别提供1024个PCM样本的512个。从两个PSLI来的PCM通过单字节宽度的通道送到MXU，以便分配到电话控制器的PCM信息通道(Highway)上。PIU还在每个超帧内将1024个端口的信号和附加数据传送到MXU。PSLI A将用于端口0—511的信号和附加数据同PCM各字节样本交错，PSLIB则为端口512—1023提供这种交错。MXU使信令和附加项在TC总线上可被访问。数据/时钟的恢复、数据缓存和与冗余层架对称的PCM/信令交叉路径，这些都做入背板接口。
PIU恢复来自P—Link的时隙和信令信息，该P—Link是PIU与之接口的。数据恢复部完成外设发送时钟的恢复、外设发送数据的恢复、和外设发送数据帧/超帧的恢复。发送路径信息放在有伸缩性的缓存器内。数据恢复部使用已恢复的超帧数据以对缓存器的起点定位。PIU在本地与MXU卡接口。
每个P—Link接口包括八个发送对和八个接收对。这16对线提供双向平衡传送的512个外设端口数据和信令通道。此外，时钟、超帧同步(SSFX)和各个Text Sign信号对，以及各单端的电阻连接也都是双向的。
P—Link总线上的数据在PH1时钟的上升沿被采样，此时钟由BTU经过MXU提供。到P—Link总线去的数据在PH1时钟的下降沿被更新。在线和不在线机架之间的最大可容忍数据不齐量(skew)是+/-50ns。
在P—Link A上，以SSFX为基准，PCM出现在偶数8.192MHz时钟周期，而信令、附加、和未使用字节则出现在奇数周期。对P—Link B来说，以SSFX为基准，PCM出现在奇数时钟周期，信令、附加和未使用字节则出现在偶数周期。
从MXU收来的输出PCM和信令在外设PCM时隙0—1023的每个时隙期间被收到；PCM出现在PCMRCV上，信令出现在SIGRCV上。PIU将时隙0—511期间的PCM及信令导向P—Link A；将时隙512—1023期间的PCM及信令导向P—LinkB。
来自MXU的PCM和信令/附加数据在四条分开的一字节宽的数据通路上被收到；一条PCMRCV及一条SIGRCV从在同一层架上的MXU来，一条PCMRCV和一条SIGRCV从在冗余层架上的MXU来。数据用电话通信控制器时钟PH1定时，用同步的超帧信号SSFX编帧。所有信号都在PH1时钟的上升沿被采样。
在冗余系统的配置中，PIU能通过交叉数据通路接收来自冗余的电话通信控制器层架上两个MXU之一的PCM和信令信号。这条通路被嵌入电话通信控制器的底板，并由集电极开路逻辑来驱动。两个PIU都将接收数据由有效架传往各冗余PSLI。从有效架和备用架来的所有四个发送数据P—Link(A和B)都被使能。两个冗余的PIU中，只有一组发送驱动器为有效。两对冗余的PSLI中，只有一对接收驱动器为有效。哪组有效由PIU/PSLI仲裁逻辑来选择。
由多路转换器1024将接收PCM和信令/附加通路多路转换到两个P—Link通路上去。每条由此产生的通路包含了与512个外设口及其传送P—Link有关的PCM样本、信令和附加。P—Link A含有端口0—511的数据；P—Link B传送端口512—1023的数据。
PIU诊断/控制微控制器通过两个独立受控的数据缓存器来访问每个P—Link的接收字节流。为了通过TC总线与集中控制通信，微控制器有对附加带宽的读/写访问，PIU微控制器也可以与每个PSLI处的微控制器通信。为了实现诊断数据的监控功能，提供了在各“现场”PCM和信令时隙中的接收数据的读访问。
每个P—Link的接收数据可以被锁存器1022锁存，可以通过IEEE488型平衡差分驱动器1020被驱动。驱动器MXU电源供给与电话通信控制器层架的MXU是交流隔离的，以减少EMI(电磁干扰)辐射。
从P—Link A和P—Link B这两个外设接口来的发送PCM信令数据被多路转换到PCMXMT和SIGXMT总线上。PIU从P—Link A接收时隙0—511时刻的PCM和信令；从P—Link B接收时隙512—1023时刻的PCM和信令。在同一层架上为MXU而设的PCMXMT和SIGXMT驱动器总是被使能的。为冗余交越总线而设的PCMXMT和SIGXMT驱动器则只在有效的PIU上被使能。
每个P—Link被连接到小型八时钟的链同步缓存器1010。这些缓存器在P—Link链与链之间的数据误差最多达四个时钟的情况下将数据在时间上对准。信号分离器1040将每个链经过时间校准的PCM和信令数据分开，数据被重新组合以形成一个每帧1024端口的PCM流和一个每超帧1024端口的信令和附加流。
PIU诊断/控制微控制器通过两个独立受控的数据缓存器访问每个P—Link的发送位流。为了通过TC总线与集中控制通信，除了在每个PSLI处的微控制器对附加带宽作读/写—访问外，本PIU微控制器也作这样的访问。为了实现诊断数据的监控功能，提供了在“现场”PCM和信令时隙时刻接收数据的读访问。
因此，从两条P—Link通路的每一条来的发送PCM和信令/附加数据被分离到两条通路上去。一条通路包含从两个P—Link来的每帧1024个PCM样本；另一条包含与512个外设口和它们的传送P—Link有关的信令和附加。
PIU能实现两种帧同步缓存功能；一是为发送PCM，二是为发送信令和附加。PCM同步缓存器1012是一帧的深度。信令同步缓存器在深度上是一超帧。这些缓存器与链同步缓存器组合，补偿了外设层架环路的任何传输延迟。
帧同步缓存器输入指针(外设发送接口方)被超帧同步重新同步，后者通过使用时钟/帧恢复锁1018和时隙计数器1016被从外设链(P—Link)恢复出来。输出指针则被锁定在系统定时上，后者从MXU产生的SSFX超帧同步信号得出。
有效的PIU每次促使交越连接到在冗余交越PCMXMT和SIGXMT通路上的MXU，但是同时的访问也可能发生而不损坏两个PIU中的任一个。每个PIU驱动它自己的PCMXMT和SIGXMT通路到它本地的MXU。PIU含有交越总线使能逻辑。有效的PIU使能集电极开路驱动器，这些驱动器将PCMXMT和SIGXMT两者都驱动到冗余的交越总线上。
分别的PCM和信令/附加数据通路从每个PIU上的帧同步存贮器到该PIU的MXU以字节宽度的格式出现。有效的PIU也将共享/冗余交越总线驱动到冗余架内的MXU。所有的数据都在PH2时钟，即电话通信控制器8.192MHz时钟的上升沿被更新。
一个冗余的外设链由两个PIU和四个PSLI组成。驻留在每个PIU上的仲裁逻辑1028选择哪个P—Link对正在有效地驱动端口组接口。集中控制设备使两个PIU之一为有效。
驻留在PIU和PSLI上的一对嵌入的微控制器进行动态的信号分析以检验每个P—Link的完整性。此外，电阻性连接检测未插入的电缆。在冗余的配置中，驻留在PSLI的微控制器通过PSLI仲裁控制通道传送仲裁约定。冗余的安排使某个链的失效可以按特定路线转移到出错媒介的各处，或通过冗余底架内的PIU转移到外设层架线路接口的附近。各PIU是独立冗余的。某个PIU的失效并不促使架的切换来维持运行。
在有效的电话通信控制架上的PIU总是在链的有效性方面处于优先地位。链的切换出于下列三种理由之一连接到PIU上的不论哪个P—Link出错、在PIU处或其PSLI之一处有链切换的手动按钮请求、或有由软件产生的链切换请求。链切换之后，在下一次出错到有效的转移时刻或按钮请求时，有效的电话通信控制架上的无效PIU就会返回到有效。
在每个P—Link上，微控制器通过一个锁存器将一个测试字节插入预定的输出附加时隙。在每个链上相应的PSLI将同一时隙内的字节沿返回通路返回。在PIU发送接口处，一个锁存器截获该测试字节以作比较。微控制器通过TCB总线向集中控制告知链的状态。
PIU可以有一些LED指示器2个用于共同的PIU功能，两个P—Link也各有一个指示器。这些LED安装在卡的用户可及的边上，它们指示每个PIU和P—Link的状态以用于维护操作，例如更换PIU或P—Link的电缆。说明 颜色作用PIU电源绿确认PIU已上电PIU有效绿指示本PIU正在有效地通过两个P—Link传送到各个PSLI。安装在各P—Link连接器附近。P—Link A 红指示P—Link A出错。如果是冗余失效 配置，则这种错误引起PIU切换。向集中控制发出告警。安装在P—Link A连接器附近。P—Link B 红指示P—Link B出错。如果是冗余配置，失效 则这种错误引起PIU切换。向集中控制发出告警。安装在P—Link B连接器附近。
可以配备一个用户可及的P—Link禁止控制。该按钮开关1044向PIU微控制器1030发出链禁止的请求。如果有冗余的链，此请求就会导致受控的，或“软的”链切换。P—Link禁止请求的成功可以由链状态LED的指示来验证。在发生切换之后，不活动的PIU就会处于“等待成为有效”的状态。在此状态下，PIU会保持离线，直到它的工作状态改变。作为例子，如果P—Link被断开，然后又返回有效的工作方式，就会出现这种情况。去抖动定时器不会允许从“等待成为有效”状态退出，直到过完预定时间。
系统软件对每个PIU有一个链控制字节的访问。PIU的链控制功能影响所有连接着的PSLI。链控制寄存器允许软件产生切换请求并强制PIU/PSLI微控制器复位。
MXU接口PCMXMT到MXU去的外设端口PCMSIGXMT 到MXU去的外设端口信令和链的数据冗 余的 同时到两个MXU去的外设端PCMPCMXMT冗余的SIGXMT同时到两个MXU去的外设端口信令和链的数据PCMRCV 到各外设端口去的MXU PCMSIGRCV 到各外设架去的MXU信令和链的数据冗余 的 同时到两个PIU去的MXU PCM和到各外PCMRCV 设架去的数据冗余的SIGRCV同时到两个PIU去的MXU信令和到各外设架去的数据仲裁总线两个PIU之间的通信PH1电话通信控制器时钟8.192MHz。P—Link接口P—Link由安排成25对的50线组成。这些对指定如下1—8 RCV数据9 RCV8.192MHz时钟1ORCV帧同步11—18XMT数据19XMT8.192MHz时钟20XMT帧同步21RCV测试槽同步22XMT测试槽同步23链的导电连续性24信号地25机身地每个PSLI在每个超帧为512个P—Link端口中的每一个传出四个字节信令信息到PIU并从PIU传进四个字节。总共1024个全双工端口的信令在每个PIU被组合。
进出PIU的所有信令被存在MXU中。为了送给BTU/VSU，MXU将信令数据重新格式化，BTU/VSU进一步转换视在的数据单元。
在本文中公开的这个综合通信网络转换器的一个特色是层架图的灵活安排。架图是转换器中包含何种类型的电话架，以及电话架如何连接到转换器的逻辑表示。常规综合通信网转换器的架图是固定的，而且是工厂决定的。和它不一样，本文描述的系统允许用户来配置层架图。
虽然某些电话转换器提供“通用端口架构”其中一个外设槽可支持多种类型的外设卡，本文有关的综合通信线路网转换器却引入一个新概念，允许转换器管理人员能配置一个“通用架的架构”。这意味着管理人员能配置他的转换器以支持多种类型的hex和octal电话架，因而允许灵活配置和扩展。本设计支持通过端口组电缆连接到集中控制的所有类型的hex和octal电话架(甚至那些现在还没有设想到的)。
描述电话架图的算法和数据结构允许管理人员为每个架配置连接的位置和类型(远地架用光纤而并置(co—located)架用铜)。另外，支持的端口数目也可被配置。这个能力使用户能以64个端口的整倍数在架中分配电话端口数(64是单根电缆中的端口数)。
本发明的价值在于它的灵活程度和允许将来发展。用户可以安装一个192端口的层架并在层架上任何地方配置64个端口到192个端口。如果用户选择在层架上留出某些槽不配置(例如在一远地场地)，他就能做到这点。不强迫配置满，这个软件就允许用户划定他剩下的物理端口到他的系统的其他一些层架去。这个架构也允许用户以向往他的层架增加额外的端口。
灵活配置是用根据输入的对架的描述来动态地生成端口组图的方法实现的。用生成逻辑数据结构来支持层架分组的方法，本软件对并置和远地的架就都能管理。
架图是转换器中包含何种类型的电话层架以及电话层架如何连接到转换器的逻辑表示。
设计新架图要考虑以下要求对常规的外设卡诸如在“M”、“L”和19″Rack转换器中，继续的层架配置必须继续被支持。所有类型的层架必须被转换器支持。这包括“M”、“L”和19″Rack转换器所用的一些层架。层架的卸下/增加必须被支持。这允许用户去掉一些层架和规定在每个层架上只有少量或全部端口被分配(增量值为64个端口)。
新架图最终必须是可以由用户配置的。允许用户独立地移动架的位置是必要的。2048时隙的MXU的最后引入(和其他集中控制硬件的增强如DS3和ATM卡)必须与基本架图设计不发生冲突。配置单个MXU作为混合音调、会议和电话端口的能力必须考虑到。
当设计新架图时曾作过以下假定架图与转换器的物理硬件有紧密联系。所以对于“M”“L”和19″Rack转换器，架的管理方式不被不断改变。为转换器用的架图是买不到的。考虑到用户勿忙地配置架的位置是必要的。用户代之以为每个集中控制架购买若干数量的矩阵转换(MXU)卡。一个架上的端口总数总是64的某个倍数。架号限于99以下。这考虑到了指定远地架而不改变当前Sh—Sl—Ci(Shelf—Slot—Circuit)格式的极端灵活性。
必须了解本改进的转换器可能的硬件设置，以便了解在架图中哪些灵活性是必需的。与架图关系最大的硬件包括MXU，外设接口单元(PIU)和外设架线接口(PSLI)卡。一个MXU/PIU/PSLI安排的例子示于以上讨论过的图5。
MXU被设置在集中控制中，每个MXU指挥着1024个时隙的转换。转换器中可能有10个MXU。如果需要，在第一个MXU配置成完成为会议和音调端口所用，虽然这不是必需的。其余9个MXU将用作电话通信转换，在转换器中提供多达9216个电话端口。
两个PIU被直接连接到每个MXU，在那里每一个PIU为512个时隙服务。PIU的位置在集中控制内，作为MXU和一个或更多的PSLI之间的接口。PIU成对地做成一块卡，所以一些PIU卡与一些MXU卡一对一地配对。目前，一些PIU用铜和光纤。在集中控制架本地的PSLI用铜的PIU连接，而离开集中控制架很远的PSLI则用光纤的PIU连接。因为一些PIU对是与一些MXU一对一地配对的，单个MXU不能既和铜的PIU又和光纤的PIU连接。
PSLI是PIU和电话架本身之间的接口。象PIU一样，PSLI有铜和光纤两种形式，但PSLI总是在和它们连接的架的内部。铜和光纤型的单个PSLI两者都有能力连接为电话架服务的所有512个端口，但光纤型有额外的能力，能够以64个端口为增量值(以64个端口为界)有选择地为少于512个端口服务，如上面讨论过的图6所示。因为每个PIU支持512个端口，而每个光纤PSLI能有选择地最少为64个端口服务，单个PIU最多可连接8个PSLI(512/64＝8)。
从配置编辑器的观点看，MXU—PIU—PSLI组合类似于与常规转换器一起使用的电话转换单元/第二转换单元(TelephonySwitching Unit/Secondary Switching Unit)(TSU/SSU)对pairs)。象TSU/SSU一样，本发明的转换器上的一些架允许为多个PSLI服务。
如上面讨论过的图7所示，第一个PSLI支持两个“J”架和一个“H”架的一部分。“H”架的其余部分被第二PSLI所支持。本配置对于和用铜质PIU—PSLI的集中控制放在一起的一些架可能是典型的。用光纤PIU—PSLI的这样一种配置是可能的但不实用，因为部署两根光纤电缆到同一远地场地价格太贵。
另外一种、但不仅是可能的额外配置包括单个光纤环路，该环路有几个少量的端口“落”在远地位置，如图8所示。注意在图8中，一个单个光纤环路被分布到3个场地用3个PSLI。这是可能的，因每个光纤PSLI能通过在卡上的位转换器有选择性地滤出在环路上它支持哪些端口。在PSLI上有一些1位转换器，它们允许PSLI以64个端口为界把MXU过滤到64个端口的分辨率。在图a中，第一个PSLI在场地“A”用第一根64端口的端口电缆支持一个“J”架和“H”架的一部分。用把第一个4位转换器接通的方法，PSLI被配置成只对第一根4端口电缆过滤出时隙信息。第二个PSLI在场地“B”只用一根端口电缆支持它的“H”架，在架上只有64个端口有效。1位转换器给了它所需要的所有端口。第三个PSLI在场地“C”需要两根端口电缆支持它的128端口“J”架。注意，设有一个PSLI的最后位转换器是接通的—这些端口未被占用而以后能够在任何远地场地或在其他场地的其他PSLI上使用。也应注意，PSLI不一定非要过滤出序号连成一片的端口。例如以后给场地“A”增加一个64端口“J”架，这个架可以连接到该场地已有的PSLI，并接通最后位转换器以支持这个架。
编辑器可以都用同样方式来看所有的架配置。编辑器把放在同一地方的一些并置架考虑为在架组内。如果编辑器知道哪些架是并置的，它就能允许单个架跨过PIU界限而不担心以这个架为模型分配的架可能需要放在远地场地。为使配置比较容易，定义两种类型的架组铜架组和光纤架组。根据适用于架组的以下规则来规定架组如何管理架组必须在偶数PIU边界开始。
光纤的和铜的PIU不能在同一架组(架组用同一介质)。
架号1和2可保留给集中控制架用。
构成层架图的第一部分是指MXU连到光纤PIUS还是连到铜线PIUS。用户必须事前作某些计划，指出多少层架对集中控制区特是本地的及多少将是远程的。用户所指MXU类型如表1所示。
注意在本例子中MXU1是为会议和声调单元预先规定的，在层架组配置能继续之前用户必须至少形成一个MXU，编辑器将在后面使用这些信息，把层架分配给适当的MXUS。
表1SHELFMAP？mxuSHELF-MXU？listMXU Number(1-10)[ALL/LONG]...？MXU Number .......1MXU Type ..........1K Tone and Conference UnitComment ...........PRE-DEFINEMXU Number .......2MXU Type ..........1K TelephonyPIU Pair Type.......COPPERCommentMXU Number .......3MXU Type ..........1K TelephonyPIU Pair Type.......COPPERCommentMXU Number .......4MXU Type ..........1K TelephonyPIU Pair Type.......COPPERCommentMXU Number ........5
MXU Type ..........1K Toneand Conference UnitComment ..........PRE-DEFINEMXU Number .......6MXU Type ..........1K TelephonyPIU PairType ......COPPERCommentMXU Number .......7MXU＝Type .........IM TelephonyPIU Pair Type.......COPPERCommentMXU Number .......8MXU＝Type .........1K TelephonyPIU Pair Type.......COPPERCommentMXU Number ........9MXU Type ...........1K TelephonyPIU Pair....Type....COPPERCommentMXU Number ........10MXU Type ...........1KTelephonyPIU Pair Type.......COPPERCommentSHELF-MXU...？exiSHELF-MAP...？groupSHELF-GROUP...？list
铜层架组包括所有这些层架，这些机架由集中控制器共同定位。图17作为例子假设层架布置如铜层架组那样被加进去，假设用户已经如前面部分中那样加入MXU信息。
首先用户加进层架组；SHELF？add 1TYPE？copperCommand...？addShelfType...？JNumber of Ports(64-192).........？192Command...？addShelfType...？JNumber of Ports(64-192).........？192Command...？addShelf Type...？HNumber of Ports(64-384).........？384Command...？ENDCOMMENT...？Shelf group for local shelvesSHELF...？list1Shelf Group Number.......... 1Shelf Group Type.............Copper
<p>注层架组为本地机架。
上面说明的是在用户对第一层架输入信息以后，编辑器寻找未被分配的层架3，并把13作为层架号(注意，编辑器确定层架号分配)。接着，编辑器寻找已经赋给这一组没有铜的PIUS。用MXU配置数据时，编辑器分配第一个空间的铜PIU(在MXU2上PIUA)并给它分配一新的层架。就像层架号一样，编辑器确定层架将分配到那个MXU和PIU。一旦输入第2个层架信息，编辑器寻找它能够分配的层架如层架04，且已经在层架组中PIU支持这个层架。当分配第3个层架时，编辑器寻找它能够分配的层架如层架15，而仅有128个端口能分配给已经在组中的PIU。编辑器寻找由MXU配置数据的另一个空间的铜PIU并完成分配。
每个光纤层架组包括所有这些架，这些架或者共同定位在专门的场所或者用导线连到同一光纤回路，对编辑器而言不必知道何时光纤回路在几个场所上结束(在下面的例子中这将变得更明显)，所用图8中例子，假设层架配置被加到光纤层架组。假设用户已经加入合适的MXU结构信息。
首先，用户加进层架组
SHELF.....？add 2TYPE......？fibercommand...？addShelf Type...？JNumber of Ports(64-192).........？192Command...？addShelf Type...？HNumber of Ports(64-192).........？64Command...？addShelf Type...？HNumber of Ports(64-384).........？64command...？addShelf Type...？JNumber of Ports(64-384)...？128Command...？ENDCOMMENT...？Shelf group for remote sites A，B&amp;C.
SHELF...？list2Shelf Group Number.............. 2Shelf Group Type....................Fiber
注对远程位置A，B和C的层架组注意光纤层架组的结构几乎和铜层架组的结构一样，所不同的是编辑器知道选择(光纤)PIU的什么型号，编辑器亦要指定PSLI位，这些PSLI位必须接通，因为要知道哪些层加到PSLI。编辑器并不真正知道或注意如何物理上安排这些层架。
可以想象安排同样的光纤层架组的许多其它方法，为了保证最大灵活性，编辑器不限制用户如何去安排硬件，根据层架号和PSLI位的内容，用户有足够的信息按需要对层架连线。
表2说明了另一个层架图的结构。必须注意到由于层架组5是光纤结构，首先可以找到光纤MXU—PIU，在本例中假定MXU—PIUSI—5是铜接口。因此，层架组5不会分配给它们之中的任意一个，假定MXU—PIU6是光纤接口，因此，层架5被分配给MXU—PIU。层架6—8亦是纤维连结的，它们被分配给MXU—PIU6以扩充它的容量。以后定位下一个光纤MXU—PIU。在本例中它是指MXU—PIU9，所以，光纤层/架8的槽5—24被分配给MXU-PIU9A。
表2层架组号 .....1层架类型 ........Copper层架 类型 MXU-PIU 槽端口号 端口电缆1 H 2-A 01-24 3841，2，3，4，5，6组解释....层架组号 ....2层架类型 .......Copper层架 类型 MXU-PIU 槽端口号 端口电缆2 H2-B 01-16 2561，2，3，4组解释....Piu-B层架组号 .....3层架类型 .......Copper层架 类型 MXU-PIU槽端口号 端口电缆1 H3-A 01-24 3841，2，3，4，5，6组解释 MXU层架组号 .....4层架类型 .......Copper层架 类型 MXU-PIU 槽，ts #端口号 端口电缆4 H3-B 01-16 2561，2，3，4组解释....Try to use PIU B....层架组号 .....5层架类型 .......Fiber层架 类型 MXU-PIU 槽 端口号端口电缆5 H6-A 01-243841，2，3，4，5，66 H6-A 01-081287，86-B 09-242561，2，3，47 O6-B 01-241925，6，78 H6-B 01-0464 89-A 05-243201，2，3，4，5组解释....Fiber shelf group光纤层架组...？axi
文件MXU.LIB存储由用户输入以配置数据。这些数据定义了每个MXU及同它相联的PIU类型。每个MXU可以有一个记录，所存储的数据如下所示
MUX位字段定义如下
MXU.LIB文件只可编辑的文件(调用处理不在读它)。当层架图被提供给数据库时，该文件被拷贝成文件MXU.DBX(X为所选择的数据库)。尽管在指定数据库编辑期间不使用该文件，当层架图提供给数据库时，给数据库拷贝这个文件，保留恢复该文件的原本的方法，以防原文文件被破坏，该文件的最大容量为670字节。
SHELF.LIB文件存储由用户输入的层架组信息。就像MXU.LIB文件那样，这文件是一个只可编辑的文件每个层架组该文件的标有一个记录。
由于每个层架组必须在偶数PIU边启动，且具有10个MXU的转换器中，最多有20个PIU，最多可以有20个层架组。
文件的余下部分由如下形式的专门的层架组，信息组成 各字段的定义为类型(字节)这个字段指示为这个层架号所配置的层架的类型。一个为零的层架类型指示该层未被分配。
其它字段位于一个8的数组中，这是因在最坏的情况下，一个层架可被多达8个不相邻的64端口连结器支持。MXU(字节)这个字段指示属于2到10层架处的MXU。PIU(字节)这个层架属于(O＝“A”，1＝“B”)起始槽(字节)这个字段指示此MXU—PIU结合所支持的第一个槽号。#1槽(字节)该字段指示这一层架上被MXU—PIU接触支持的槽的数量(从起始槽号开始)。起始端口(Start Port)(字)这个字段指示支持起始槽的第一个端口的第一个端口号。#端口(字)该字段指示这一层架上被MXU—PIU接触支持的端口的数量。PSLI位(字节)该字段指示在与此层架相连接的PSLI上哪些位必须是有效。
传统转换器的端口组结构足以支持改进的转换器而无需修改(除了增加数组的大小)。端口组结构使得编辑器能够映射一个逻辑SH—SL—CI指示到其物理端口上。一共有五种主要结构，被归为Pg—shelf，Pg—first—slot，Pg—backplane—type，Pg—slot和普通归的Slot。
前面三种结构在一个转换器的每个端口组中具有一个数组元素。每个端口组中有32个端口，因此，在改进的转换器中有320个端口组(1024/32＝32)。注意，第一个具有32个端口在端口组存在于MXU上。
当MXU1是分配的会议和音调端口时，这些端口组对于编辑器并不是至关重要的。这就为电话端口保留了288个端口组。Pg—shelf对于每个端口组，Pg—shelf结构记录端口组所属的层架号是什么。对于老式的“L”转换器，层架号只能达到12，但对于这里所述的改进的转换器，这个值可达到99。Pg—first—slot对于每个端口组，Pg—first—slot结构记录这个端口组中第一个端口所支持的槽号是什么。改进的转换器有如“M”、“L”和“19”架上转换器具有相同的槽号范围。Pg—backplane—type对于每个端口组，pg-backplane—type结构记录这个端口组所位于的底板类型(层类型)是什么，改进的转换器支持为“M”“L”和“19”转换器所形成的所有类型的层架。
Pg—slot
Pg—slot数据包括一个转换器中每个可能的槽的一个元素。其大小设定是假设了每个槽都是一个8(oclal)槽的最坏可能情况(10240/8＝1280)。槽是按端口组的顺序，因此在8(octal)层架的最坏情况下，每个端口组还可有4个槽(32/8＝4)。对于每个槽，它记录槽是否可获得，如果不可获得，槽中配置的板类型是什么，由于此转换器支持与前面所述的传统转换器相同的电话硬件；这个信息对于此转换器是适合的。
槽阵列(array)包含一个转换器中每个可能槽的一个元素。即便这些槽位于一个不被所购的硬件支持的层架内。例如“L”转换器最多具有12个其中包含24个槽的层架(12×24＝288)。但是，如果你把288个槽乘以每个槽的8个端口，你就得到了2304个端口。这是很大的数目，因为一个充满的“L”转换器不会在一个4机箱转换器中使用所有的槽。
在槽结构中，槽信息的层架顺序排列(24个槽为层架1，24个槽为层架2，等等)。对于每个槽，其上的端口组的号被存贮。对于改进的转换器，这个阵列必须被扩展到支持多达99个层架，否则就保持不变。
层架图(map)可以保留层架1和2做集中控制。在一个非冗余转换器中，层架1可以是集中控制，层架3可以是第一电话层架。这就为最终升级为一个冗余转换器留出了空间，其中层架1和2将是冗余集中控制层架，而层架3仍为第一电话机架。
现在，应用并保存于一数据库中的层架配置就需要一个双重同时再启动(reboot)。当一个新的层架图(map)被升组时，与现有转换器排成一行。
增强容量的综合通讯网络转换器可在一电路上以全帧或半帧转换模式以电路为基础运行。这使得转换器可以受益于半帧转换固有的较短的环路延时，同时对于需要全帧转换的连接，如NX64(视频)连接，保证了帧的连惯性。
半帧转换是一种转换机制，其中平均输入到输出延时是半帧。转换延时从0到1帧不等，视连接而定。
全帧转换是一种机制，其中平均输入到输出延时是一帧半。转换延时从1到2帧不等，视连接而定。
这里所说的增加容量的综合通讯网络受益于每种转换方法。这样，声音连接等通常使用半帧连接完成，而NX64连接等通常使用全帧连接完成。全帧或半帧操作是在每个连结的基础上，由一个连接控制寄存器字中某指定位的一个已定义缺省状态控制的。该缺省状态由硬件初始化，也就是说，由于外设控制着是否需要全帧或半帧运行，根据外设到系统的连结，缺省状态被设置，由外设描述所确定。
现在更详细地讨论半帧转换，参照图11a和11b，其中的箭头指示写指针而阴影区域指示读半球，应当明显看出，在一个半帧配置中，样品PCM数据一到达即可到转换器输出，实际上，半帧模式对待信息存贮器就象存贮器只有一个缓冲器空间，即对于每个端口存贮空间只能容纳一个字节，这样，当如图11a所示，当写指针在存贮器位置A—0700的A半球中时，读就在构成位于存贮器位置B—0700和A—0699之间的半球的地址空间内进行，代表一帧宽的缓冲器。换言之，读从当前的写指针位置起逆向在存贮于MXU内的最后1024字节内进行。在图11b的例子中，当地址指针在B半球的B—0300中时，读操作在从A—0300到B—0299的半球中。
另一方面，在全帧转换的情况下，从一给定样本到达转换器至其可被获得转换器输出之间有0到1帧的延时，这个延时由写指针和读半球前沿之间的空隙所指示，如图12a和12b所示。这样，如图12a所示，当地址指针在例如A—0700处时，读仅仅出现在相反的半球，这意味着存贮器空间中存贮有在前一帧接收到的信息，换句话说，是在构成从B—0000到B—1023的地址空间内。也就是说，在收到一整帧PCX数据之前，读操作不会开始。类似地，在图12b的例子中，随着地址指针位于构成B半球的帧中，读操作在该帧被完全写入存贮器之前不会开始，这样，读操作开始于由地址A—0000到A—1023所指示的前—帧内。
传统转换器只使用半帧或全帧结构。在上面所述的传统转换器中，只使用了半帧转换。这种结构确实提供了短延时特性，并且以信息存贮器输入和连结存贮器输出之间的一个偏离(skew)补偿了传输和处理延时。然而，它具有一点不足之处，即不能提供宽广的库容量。
为获得较宽库容量，实施上述的混合模式操作，为了提供NX64以及其它需要全帧操作的能力，这里所讲的综合通信网转换器具有一两帧容量，也就是说，对于来自每个端口的PCM数据存在两个存贮位置，每个都为一帧长。
由于缓冲器存贮器能够对每个端口源存贮两个样本，而不是象只半帧系统那样每个端口源存贮一个样本，需要根据是否选择了半帧或全帧操作来识别将要读哪个存贮的样本，而这反过来又要依据正在被读的外设。因此设计了下列规则。
源地址被定义为所要读的信息的来源，写指针是存贮器中正在被写入的位置。一个地址的最有效位指半球，即两帧缓冲器的第一帧或第二帧；换句话说，不管地址是在前1024字节的存贮空间(一帧长)还是在后1024字节(也是一帧长)的存贮空间。换言之，地址0000000000到0111111111代表从0至1023的前1024个存贮位置。地址1000000000代表存贮位置1024和第二个帧长缓冲器的开始。这样，要在第一和第二帧长缓冲器之间倒转(flip)，只需改变MSB即可。因此，当源地址小于写指针时，当前写半球中的最新样本可被读出。要读出正被写入的半球的对面半球中的样本，只需要改变源指针的MSB。
因为存贮缓冲器为存贮两帧而设计且每个源地址两个样本，当选择半帧操作时，就需要选择适当的样本，即相应于写半球中源地址的最近接收到的样本。为保证此操作，综合通信网转换器按下述规则被建造以便运行。
以半帧模式运行中，当且仅当没有KSB的源地址小于同样不考虑KSB的写指针时，写指针的最有效位(MSB)的当前值被用作源地址(也就是，源指针被从写半球中选择)。然而，当没有MSB的源地址的当前值大于不考虑MSB的写指针时，MSB即被转换。
这样，再次参照写指针位于A—700的图11a，当源地址位于A—699和A—0000之间时，MSB的当前值被使用。然而，由于写指针在A—700当源地址位于B—1023和B—700之间时，MSB被转换。
现在参照图13和14描述上面问题的实现。图B是相应于本发明的工作的一个时隙互换器的简化图。它包括一个信息存贮器121，用于存贮来自每个端口的源数据并输出到一指定端口，它还包括一个存贮端口—端口连接数据的连接或地址存贮器123。还具有一个时隙计数器125，向存贮器提供时隙信息。
可以回忆起，在一转换帧中，每个源端口占据一固定的时隙，每个时隙与一唯一的存贮器地址相联系。这样，时隙就映射到存贮器地址，而时隙计数器就是用于此目的。在一帧的过程中，每个源端口写到信息存贮器121中的唯一地址中。信息存贮器被这样设计，使得它对于第个端口可以存取写每一帧的信息样本，还可以存取读每一帧的信息样本。
同样，每个输出或目的端口占据一个唯一的时隙，输出时隙与输出连接查阅存贮器(look—up memory)中的物理地址相联系。时隙计数器把输出时隙映射到连接存贮器单元。信息存贮器包含来自源端口的数据样本，而连接存贮器包括用于输出端口的源地址。在一帧的过程中，连接存贮器输出数据被作为地址提供给信息存贮器，连接存贮器入口由主呼叫处理器建立。
通过举例，假设分配给时隙12和25的端口将被相互连接以使其可以相互通信。这样，在时隙12中，来自时隙12的端口的信息就被写入信息存贮器，且连接存贮器指向作为信息存贮器的读地址而存贮于映射到时隙25的地址中的信息。类似地，在时隙25中，来自时间槽25的端口的信息被写入信息存贮器，且连接存贮器指向作为信息存贮器的读地址而被存贮于映射到时隙12的地址中的信息。
换种方式说，在时隙12，连接存贮器将其存贮单元12的内容作为读地址提供给信息存贮器，在本例中就是地址25。这样，信息存贮器将读出存贮单元25的内容到输出数据流，此数据流正在时隙12出现。在时隙25，此过程被重复，只不过现在连接数据是12。以这种方式，时隙12接受来自时隙25的源数据，而时隙25接受来自时隙12的源数据。
由于半帧转换对于每个源时隙在信息存贮器中只需有一个存贮器单元，存贮器位置可能被每帧的新数据叠写，且输出连接总是从每个源接收最新数据。由于全帧转换对于每个源时隙在信息存贮器中需要至少2个存贮器单元，存贮器单元被分组为每个时隙两个缓冲器。信息样本向一个缓冲器写，而输出连接从另一个缓冲器读。在到达一帧中最后一个时隙的输入和下一帧第一个时隙的输入之间的边界处，用于输入和输出数据的缓冲器被转换。
全帧转换安排的效果是将一帧中产生的所有源数据作为一个独立单元提供给输出连接机制。因而，那些N是源和目的时隙数，转换器中的数据可以看作N条64K带宽的通道，每个为一条N×64K带宽的单一通道，或是介于其间的任意组合，对于使用由多个时隙组成的通道的应用，这种特性是需要的，并且来源于具有多种不同多路传输速率的终端设备。那就是说，全帧模式被用于任何涉及使用多种不同多路传输速度的设备的连接，并将一个以上的时隙连接成一个单一逻辑实体。
由于本发明的综合通信网转换器能够根据所使用的外设以半帧或全帧模式运行，可以使用图14的电路来适当设置连接地址的MSB，以保证在半帧模式中读出最新的样本，。
图14的电路更加详尽地显示了连接存贮器123与信息存同器121之间的相互连接。连接存贮器中每个源地址的一位都由一个运行模式标记位构成。例如，“0”位可能指半帧模式，而“1”位指全帧模式。总之，源地址可以由10位构成，其中一个是运行模式指针，运行模式指针X输入到功能寄存器131。功能寄存器还从一个振幅比较器133接收输出Y，从写指针135接收写地址的MSB。功能寄存器根据下面的功能表提供一输出F。
这样，当处于逻辑状态“0”的运行模式位X指挥着半帧模式，读出源指针地址大于将Y位设置为逻辑“1”的写指针地址时，功能位F是写指针的MSB的反相。功能位F将是到信息存贮器的地址的MSB。因此，通过把功能位设置为写指针的MSB的反相，可把读地址放入与读指针所在半球相对的半球中。
由假设为逻辑状态“1”的运行模式指针所指示的全帧模式中，功能位F总是取写指针的MSBZ的反相。这应当是显而易见的，因为在全帧模式中，被读的帧总是位于不在被写入的一帧宽的缓冲器中。灵活的串行分组传送如上所述，除PCM信令之外，综合通信网络转换器通过一数字通道传送数字数据。数字数据包括控制信息以及系统正常运行所需的其它数据。在一个例子中，外设可以包括一个LCD显示器，以向用户提供字母数字信息的视觉显示。在传统转换器中，数字数据的传送是通过固定的串行分组传送(SPT)通道。
按照本发明的一个特征，每个端口一个SPT通道具有可伸缩性。更确切地说，根据传统的安排，每个通道是同步化的，也就意味着信息流中不能有中断。更进一步，缓冲器大小被预先设定，以保持最大的信息长度，缓冲器大小由有效处理单元依据外设类型设定，然后，定义最大信息长度。对于熟悉此本领域技术的人们来说，这种传统系统的缺点是很明显的。
本发明中改进的SPT数据传输系统将通过下面的描述并参照图15a、15b和16得到理解。本发明中综合通信网络转换器的改进SPT系统提供了一种灵活的方式，用于在外设和中央处理器之间来回传送数据。更确切地说，这里所说的改进的SPT机制提供了一种系统，通过该系统可以在转换器的中央处理单元和外部设备之间传送信息。它使用每秒八千位的固定速率的集合通道传送统计分布的信息。2个、4个或8个通道组成的通道组还可被聚合起来形成每秒16、32或64千位的集合通道。
要实现上面所说的，每条通道都配有一个缓冲系统，该缓冲系统提供2秒的可伸缩性存贮器，而与集合信道速率无关。在中央处理器的控制下，将集合通道聚合成更高速率的通道是寄存器可编程的。
这样，改进的SPT系统就提供了一种机制，通过它可以不同数据率从大量终端设备传送和缓冲统计出现的数据，同时能够可编程地把带宽分配给某给定逻辑通道。
可伸缩性存储器作为一个循环缓冲器出现。大量的这种循环缓冲器出现于图15a和15b所示出的更大的线性缓冲器中。这些缓冲器被分组为集。每一缓冲器集具有一个固定的缓冲器大小与存储缓冲器数量的乘积，在集中的每个逻辑缓冲器以实际采用的物理缓冲器的两倍大小出现。参照图15a到15b可以更好地理解上述内容。
在图15a到15b中，写指针被定义为硬件为向缓冲器写数据所使用的当前位置，头指针是在缓中器中通过硬件接收到的上一完整信息的末端的位置。尾指针是在缓器中相应于中央处理单元所读的上一位置的位置。在图15A中，缓冲器被描绘成一个封闭回路。
作为图15a所示的起始状态，头指针和尾指针处于同一位置。且写指针位于下一缓冲存贮器单元，当收到一信息时，写指针沿回路移动。在图15a中由逆时针方向的箭头所示。当完全接收该信息后，头指针被设置于图15b所示的写指针的位置，而此时写指针位于接收到上一个信息的末端，这一事件通知给了中央处理单元。
信息包含一个信息长度字段。参照图16，当外设发送出一个起始标记141，它向中央处理单元发送一个信号，指示信息的长度142。如果信息长度是可接受的143，信息被送至缓冲器144。在接收到整个信息后145，头指针被如上所述地更新到写指针146，且通知中央处理单元147。在识别出通知后148，中央处理单元从缓冲器读出当前的头指针149，那是缓冲器中相应于所接收到的上一信息末端的位置。随着此过程的进行，尾指针被中央处理单元更新。
当中央处理单元与一外设通讯时，系统以类似的方式运行。在这种情况下，头指针是中央处理单元所写的一完整信息的最末点。尾指针是从缓冲器被读到外设的最后一个位置。
这样，缓冲器就可有效地伸缩。也就是说，不需要象传统的综合转换器那样在一个读操作开始之前等一段足够填满整个缓冲器的时间。取而代之，读操作可以在接收到一完整信息后立即开始。它的实现是通过使头指针在一条完整信息被接收到后立刻更新到写指针，并且在头指针被更新后立即通知中央处理单元。在接收到头指针更新后，中央处理单元立即开始读出信息。每个循环缓冲器中可存贮多条信息，且传送可以与读同时发生。对于传统的转换器，这是不可能的。
如上所述，缓冲器被归为集，以使有效改变缓冲器长度。缓冲器长度起初被设置为至少相应于通道传输速率2.048倍的秒。这样，对于每秒1千字节的通道，缓冲器长度至少为2.048千字节。对于每秒2千字节的数据率，缓冲器长度被设置为至少4.096千字节，类似地，对于每秒4千字节的数据率，缓冲器长度至少为8.192千字节，而对于每秒8千字节的数据率，缓冲器长度至少为16.384千字节。
更进一步，一个缓冲器集可以基于一个32端口的端口组。在数据率为每秒1.024千字节处，将有32个每个长2.048千字节的缓冲器。如果数据率被加倍加每秒2.048千字节，缓冲器集就应被配置为16个长4096千字节的缓冲器。类似地，当数据率是每秒4.096千字节时，缓冲器集就被配置为8个长8192千字节的缓冲器。如果数据率被提高到每秒8.192千字节，缓冲器集将出现为四个长16.384千字节的缓冲器。
从上面可以看出，缓冲器的可伸缩特性使它们可以根据输入数据的数据率被重新配置成可变长度的缓冲器。本发明中改进SPT系统的另一特征是使缓冲器显示出一种虚幻表象。也就是，一个2K缓冲器可以表现为2个2K的缓冲器，一个4K缓冲器可以表现为2个4K的缓冲器等等。下面将解释这种特征以及由此而来的优点。
假设一条250字节的信息。再假设一个2048字节的缓冲器。进一步假设写指针在指定给通道的缓冲器中的存贮器单元地址2000处。回忆一下缓冲器有2048字节宽，48字节可以被写入具有地址2000的缓冲器。但是对于这里描述的改进综合通信网络转换器的下面特性，剩余的202字节将环绕于缓冲器的地址0到201。由于这一操作需要计算机看到一个边界，它给计算机创造了更多的工作，并且减慢了其处理MXUn。
为了解决这个问题，综合转换器包含一种机制，通过这种机制，计算机把地址2048到4095识别为存贮器单元位置0到2047。该机制如下运行。
对任意地址，依据缓冲器的大小，一个有效位被忽略。举例说，假设一个2048字节的缓冲器提供了地址0到2047。在地址0到2047之间与地址2048到4095之间的二进制表达的区别在于地址中所有位置中位的数值。当全部位为0时，地址指向地址0到2047。然而，当全部位为1时，地址指向地址2048到4095。
因此，这个综合通信网络转换器的系统为忽略数据地址的最有效位而运行。换言之，没有任何边界被中央处理器识别。在上面的例子中，当250字节的信息将被写入2048字节的缓冲器时，它被提供了地址2000到2250。然而，硬件丢弃了写指针中的所有位。
因此，当地址到达二进制表达为最低位(LSB)00000000001最高位(MSB)的2048时，MSB“1”被忽略。作为一个直接结果，写指针指向地址0，有效建立了循环以及中央处理器识别一个边界。那就是说，2048字节的缓冲器在系统看来是一个有其两倍大小的缓冲器。
当缓冲器被作为一个4096字节的存贮器装配时，地址的A12位被系统丢弃。类似地，当缓冲器以一个8192字节的存贮器出现时，地址的A13位被丢弃。对于一个16.384字节的缓冲器，A14位被丢弃。
上述安排使得长度为64K字节的缓冲器集可根据数据率被配置为2K、4K、8K或16K的缓冲器，并且使中央处理器不依赖于缓冲器边界地有效运行，使一条正在进入的信息能够在分配给那条通道的缓冲器的存贮器空间中的任意点开始。这意味着不存在被浪费的存贮器空间，且读操作可以在缓冲器中的任意一点开始。这与传统的系统是相反的，在那里读操作在缓冲器的起始处开始，并且需要一种伴随有某些缺陷的固定缓冲器长度。
综合通信网络转换器还包含一种机制，通过该机制，当底板总线不提供槽的识别时，集中控制的不同中央处理器单元可以被识别。在优选实施例中，中央处理器单元的识别是在一VME底板上完成的。VME是本技术中通用的一个缩写，代表Versa ModuleEurocard。Versa Module Eurocard是一种传统的用于综合转换器控制器的层架外公共(“C”)总线。连接到C—总线包括CPU板，存贮器和C—总线服务单元(VCSU)，如图3所示。VCSU在呼叫处理器和电话控制单元之间提供一通信界面。
如上面参照图2所述的，电路板被插入包含于层架中的物理槽中。一个层架是用于呼叫处理器单元和电话控制单元的公共设施层架，C—总线在呼叫处理器单元所需槽的背板上，帮助提供公共控制。
在传统的转换器中，每个物理槽代表一种独特功能。这样，槽的识别就标出了槽中设置的板的功能。例如，如图2所示，公共设施层架的呼叫处理单元部分的槽3、5和7是为了VCPU(虚拟中央处理器单元)。可以为中央处理器单元提供3个槽，因为仅管综合通信网转换器可以以一单一中央处理器单元运行，以三个中央处理器单元运行更有益，处理由这三个单元共同分担。这样，就可以提供一个控制系统硬驱动的主CPU或主处理器单元(MPU)，一个控制电话控制系统的电话CPU或电话处理器单元(TPU)，以及一个运行上述呼叫处理和资源程序(CAP/RAP)的附辅助CPU或辅助处理器单元(APU)。
然而，对于VME类型的公共总线，不提供槽的识别。换言之，层架槽不能被唯一性地识别出特定功能。可以为每个CPU提供一种指定功能，并将那种指定功能的识别编程入CPU。然而，这种方法有不利之处，即一个CPU失效时，其功能无法被传送到系统中一共存的CPU中去。
本发明的另一特征是使每个CPU起任意一个或多个系统的CPU的作用。换言之，对于一个三个CPU的系统，每个CPU的系统可以作为MPU和/或TPU和/或APU运行。根据本发明的这一特性，基于这里讨论的独特CPU识别系统，每个CPU在系统初始化时被自动识别。CPU识别的完成不依赖于任何槽的安置，并不将识别信息编程入CPU。因此，CPU不需被放入任何预先分配的层架槽中，且每个CPU都可作为MPU、TPU或APU运行。
根据本发明的这一方面，一个CPU(P1)可以具有一相关资格。例如，可以配置MPU以控制系统硬驱动。假设系统只有一个硬驱动，到硬驱动的连接可以被指定为合格。起初，所有处理器将尝试成为MPU(P1)CPU。然而，两个条件限制了它们。首先，在下面所述的伪码的线路9上，处理器必须有资格(也就是具有一相连接的硬盘驱动器)。第二，如下面所述的伪码的线路10所示，如果CPU以前不是一个MPU(也就是P1)，它将延误寻找P1位置，该P1位置给出了以前确定的MPU时间来识别自身。这样，每当系统重新启动(reboot)时，MPU将完全初始化而不受其它CPU的干扰。
对于处理器识别不需要有条件，假设没有资格与P1 CPU相联系。在CPU是以前的P1 CPU情况下，它将赢得竞赛，因为其它CPU在开始其成P1 CPU的竞赛前要有延迟。另一方面，如果没有处理器是P1处理器，竞赛将开始，并被其中一个处理器赢得，它将成为P1处理器。在后面的重新启动中，P1处理器将保持那个位置，因为它总是会赢得变成P1处理器的竞赛，原因是其它CPU在开始其变成P1处理器的竞赛前有延误。
通常，对于出现的一场竞赛，有两件事肯定是正确的。第一，有两个或更多具有同样资格的CPU。如果只有一个CPU具有资格，那么这个CPU将被自动指定为P1 CPU。第二，有两个或更多具有相同的从前识别(如MPU、TPU、APU或未被识别)的CPU。
为实现本发明的多个处理器识别特性，提供有下面的硬件成分。首先为多个处理器提供了一个共享RAM。所有的处理器都可存取在某固定位置的总线上的共享RAM。第二，为处理器识别提供了一初始的硬件寄存器。所有的处理器也都可存取这个在某固定位置的总线上的寄存器。第三，每个处理器自身必须包含一个永久(即非挥发)存贮器。
在初始化时，MPU初始化共享存贮器并将其设置为0。在MPU初始化后，初始化硬件寄存器被增值为001。当存贮器增加到001时，剩余的处理器开始竞相打开分别按顺序占据TPU和APU位置。下一个出现的CPU将被指定为TPU，而最后出现的将被指定为APU。
为了保证以前指定的TPU在重新初始化时保持相同状况，系统运行以在以前是APU的CPU中建立一个短的延时。CPU通过存贮于其非挥发存贮器中的码知道其最后分配。这样，竞赛就是固定的，以前指定的TPU总是会赢。这保持了以前的TPU在每次重新初始化时都会占据那个位置。它还使得假如TPU已被移走，以前的APU占据TPU位置，而假如以前的TPU和MPU均被移走，以前的APU占据MPU位置。
通常，本发明中改进的综合通信交换网络转换器的系统可以在一不提供相对位置信息(即槽号)的总线上唯一并一致地识别处理器。它还使得一个处理器的识别可以基于某种始终如一的模式被动态再分配。这使得处理器板被移走并加于总线上，而无需硬码配置。在一个或多个处理器失效的情况下，系统使其余的处理器顺序启动，以补偿失效的处理器。每个处理器的专一识别使得处理器之间具有简单的任务分配，每个处理器的一级识别便于对每个处理器单独诊断调试。例如，一个电路内模拟器可被连接于一个特定处理器，该处理器可随着总线的启动而被可靠地识别为同一处理器。
专一系统还可使每个处理器看作本地资源。例如，只有海量存贮设备的处理器才能被确认为MPU或1号处理器(P1)。这保证了某些资源可在特定处理器上获得，使任务分配变得简单。
如上所述，对于本发明这一特征，硬件部分包括(1)一个位于总线上某固定位置的、所有处理器均可存取的共享RAM，(2)一个位于总线上某固定位置的所有处理器均可存取的初始硬件寄存器，以及(3)每个处理器上的永久，即非挥发存贮器。
当总线初始化时，总线上的每个处理器将依照某种固定模式被一致地识别。例如，如果总线上有两个处理器，一个总会被识别为MPU(或通常的P1)处理器，而另一个总作为TPU(或通常的P2)处理器。由于附加的处理器被加到总线上，它们将被识别为Pn＋1，其中n是已经在总线上的处理器的数量，如果Pn被移走，所有的处理器Pm将随着顺序初始化变为Pm－1，这里m＞n。
更进一步，任何处理器可以具有一个限制条件功能。例如，P3可以限于海量存贮即Qudify(P3)＝海量存贮。
包括所述硬件的上面内容的实施可以根据下面的函数和伪码中所用的程序得以实现。资格(处理器号)如果当前处理器符合成为那个处理器的标准就为真；否则为假。以前的ID()将当前处理器(即P1、P2、P3等)的以前ID从处理器的非挥发存贮器退回。存贮(处理器号)在处理器的非挥发性永久存贮器中存贮处理器号。信号(信号标号(Semaphore number))如果指定存贮器的一个信号标号成功设置则返回真值。否则返回假值。在继续进行之前，后序处理器将等待第一处理器发出一个“继续”信号。此时，处理器P1应启动所有共享的资源。P1的信号标号是一个被启动的硬件寄存器，它可以包括至少三个值未设置，设置和“继续”。测试(信号标号(Semaphore number))如果那个处理器的被设置则为真，否则为假。延时()提供一个短的延时，它将补偿每个处理器在起动时间的细小差别。
随着上述功能和程序，下列伪码被完成1.处理器—号码—02.处理器—被识别—假3.当(处理器号MAXIMUM—PROCESSORS)和(非处理器—已识别)4.开始5.处理器—号码—处理器＋16.如果处理器号1—1，那么7.当(不测试(继续))8.等待9.如果资格(处理器号)，那么10.如果以前ID()—处理器—号，那么11.延时()12.？？？如果信号处理器—号，那么13.处理器—已被识别—真14.存贮Id(处理器—号)15.结束16.如果处理器—号＝1那么17.初始化共享存贮器18.信号(继续)从上面可以看出，如果随总线的启动，第一个被初始化的处理器是P1，那么其余的处理器将被作为P2、P3等相应于它们以前的识别(假设它们仍保留在总线上并且未失去功能)而重新初始化。
然而，如果假设P1已被移走，运行如上继续进行，以使总线上剩余处理器能开始接通。它们就这样竞争以最先接通。接通的第一个处理器将成为P1处理器，下一个接通的是P2处理器，以此类推。
权利要求
1.一种综合通信网转换器，它包括用于连结到外部设备的端口；用于在端口之间选择性转换以帧格式组织的信号的转换设备，每个所述端口占据帧中的一固定时隙；用于选择以全帧或半帧模式转换所述信号的设备，它包括一个存贮来自所述端口的源数据的信息存贮器，一个存贮端口—端口连接数据的连接存贮器，一个向信息存贮器和连接存贮器提供时隙信息的时隙计数器，这里每个时隙都与信息存贮器中的一个存贮器地址相对应，所述信息存贮器具有至少两个存贮器单元与每个时隙相对应；还有用于根据其半帧运行模式或全帧运行模式选择性转换以帧格式组织的所述信号的设备。
2.一种如权利要求1中所要求的转换器，其中用于在半帧和全帧运行模式之间选择性转换的设备包括一个用于指定写指针地址的写指针计数器，一个用于比较写指针量值与源地址的比较器，一个用于从量值比较器和一源地址的预定位接收输出的功能寄存器，所述预定位指定半帧操作和全帧操作中的一种，所述功能寄存器也接收写指针的最高有效位，所述功能寄存器的输出定义信息存贮器中源地址的第一和或第二存贮器单元。
3.一种如权利要求1和2中所要求的转换器，其中一时隙交换包括一种用于在一与源端口相联系的存贮器位置存贮接收到的来自综合通信网转换器的源端口的数据的信息存贮器，所述信息存贮器对于每个源端口具有第一和第二存贮器单元，从而使信息存贮器可以存贮至少两帧来自源端口的数据，第一存贮器单元存贮来自第一帧的数据，第二存贮器单元存贮来自第二帧的数据；一种用于在相应于目的端口的时隙选择性读出存贮于所述信息存贮器的数据的设备，从而完成端口到端口的通信；一种用于将指示信息路径的端口—端口连接信息从一源端口存贮到一目的端口的连接存贮器；以及相应于存贮于所述连接存贮器中信息的设备，用于在相应于所存贮数据的目的端口的时隙内读出存贮于所述信息存贮器的数据，且相应于综合通信网转换器是以半帧模式运行还是以全帧模式运行来从所述第一存贮器单元或所述第二存贮器单元读数据，并且包括用于指示一源端口是否能以半帧运行模式或全帧运行模式运行的设备，且所述用于从所述信息存贮器读出存贮数据的设备相应于所述指示设备而运行。
4.一种如权利要求1到3中任何一个中所要求的综合通信网转换器，它具有一个用于在相应于源端口的存贮器位置在至少第一和第二存贮器单元中存贮多帧信息的多帧信息存贮器，以及一种为每个目的端口存贮一信息存贮器源端口地址的连接存贮器，它包括用于以半帧运行模式运行综合通信网转换器的设备，用于以合帧运行模式运行综合通信网转换器的设备，用于选择使能半帧运行模式设备和全帧运行模式设备的设备，一个写指针指定一包括将要被从源端口写的所述信息存贮器的一存贮单元的存贮器位置，所述用于以全帧模式运行的设备包括用于在帧被相应于写指针被写之前读存贮帧中信息的存贮器单元的设备，且其中更希望所述设备是用于以半帧模式运行的，包括一种设备，用于在帧被相应于写指针被写之前读一帧，或读相应于写指针正在被写入的帧，这要依据指定将要被读到一目的端口的存贮器位置的源地址是大于还是小于写指针指定的地址。
5.一种包括大量端口的综合通信网转换器，所述端口被排列成端口组，每个端口组与外部设备的一个外设层架相联系，所述转换器包括一公共控制以及公共控制与外设层架之间的接口，且所述公共控制包括大量转换设备，用于选择性地将层架上相应于所述外设的端口与相应于其它外设的端口连接起来；用于识别所述大量转换设备中的每一个的设备；用于识别包括层架类型和与层架相联系的端口号的外设层架的设备，用于为每个将被连结于转换器设备的层架相联系的端口识别可获得的转换器设备的设备，以及用于动态地指定到一转换器设备的层架端口的设备。
6.一种如权利要求5中所要求的转换器，包括大量排列成组的端口，每个端口组与一外设层架相联系，所说的转换器包括与公共控制耦合的接口和外设层架，所说的公共控制包括大量用于选择性相互连接所述端口组的端口的转换设备，用于至少通过层架类型和与层架有联系的端口号，识别每个外设层架的设备，以及用于动态地把一层架的端口分配给一转换设备的设备。
7.一个如权利要求5或6中所要求的转无器，其中，用于识别每个所述转换器设备的设备和用于存贮所述转换器设备和所述外设层架的识别结果的存贮设备，包括至少一个第一类型外设层架和一第二类型外设层架，且第一组外设层架与所述公共控制一起放置以形成第一层架组，而第二组外设层架远离所述公共控制以形成至少一第二层架组，且所述第一层架组通过一第一类型接口与所述公共控制耦合，而所述第二层架组通过一第二类型接口与所述公共控制耦合。
8.一种如权利要求5到7中任一个所要求的转换器，其中所述第一类型的接口是一铜接口，所述第二种类型接口是一光导纤维接口。
9.一种如权利要求7到8中任一个所要求的转换器，其中一种用于将层架的端口动态地分配给一转换器设备的设备包括一种用于将层架号分配给每个将被映射到一转换器设备的外设层架、并将那个层架号与层架识别结果一起存贮的设备；一种用于将一自由接口分配给将被映射的层架并存贮分配结果的设备；一种用于把接口和一转换设备耦合的设备。所说的用于将自由接口分配给将被映射的层架的设备包括用于识别与将被映射的层架相联系的接口类型的设备；用于判断将被映射的层架的层架组是否已被分配了一个接口的设备；一种设备用于在那个接口的端口仍保持可获得时把将被映射的层架分配给层架组以前分配的接口，而在将要被映射的层架的层架组还未被分配一个接口或者在以前分配给层架组的接口处不能获得自由端口时，把层架分配给一个可获得的接口。所说的接口包括与所述转换设备耦合的第一组接口和与所述外设层架耦合的第二组接口，所述第二组的所述接口被选择地与所述第二组的所述接口耦合，并且包括大量所述第一种类型的层架组和大量所述第二种类型的层架组。
10.一种如权利要求5到9中任一个所要求的综合通信网转换器，包括大量排列成组的端口，每个端口组与一外设层架相联系，所述转换器包括一公共控制以及把所述公共控制和外设层架相耦合的接口。所述公共控制包括用于选择性互连所述端口组的端口的大量转换设备，一种用于将外设层架的端口动态地分配给所选转换设备的方法，包括的使用步骤为至少通过层架类型和与层架相联系的端口号，识别每个外设层架，每当一个层架被加到综合通信网上时就把层架的端口分配给转换设备，并且还进一步包括步骤识别每个具有指示器的所述转换设备，存贮所述转换设备的识别结果和所述外设层架的识别结果，还包括向所述综合通信网转换器提供至少第一种类型和第二种类型的外设层架。
11.一种如权利要求10中所要求的方法，包括的步骤有将第一组外设层架与所述公共控制一起放置以形成第一层架组，并将第二组外设层架远离所述公共层架放置以形成至少一第二层架组，还包括的步骤有将所述第一层架组与所述公共控制通过第一种类型的接口耦合起来，并将所述第二层架组和所述公共控制通过第二种类型的接口耦合起来，该方法的步骤还包括提供一铜接口作为第一种类型的接口，提供一光纤接口作为第二种类型的接口。
12.一种综合通信网转换器，包括大量与系统背板相联系的处理器，所述处理器中的一个被标识为首要处理器。所述背板在几个位置中的任意一个容纳所述处理器，没有位置被标识给一特定处理器，所述转换器包括用于自动识别每个连结于背板的处理器，所述自动识别设备包括，用于向处理器提供标识器的与一被选择处理器相联系的设备；在所述转换器中用于检测出所述资格标识器的设备；在每个未提供有资格标识器的处理器中用于延迟占据首要处理器位置的设备，以便具有标识器的处理器被标识为首要处理器，且使剩余的处理器根据与之相应的延时占据处理器位置。
13.一种如权利要求12中所要求的转换器，它位于一具有多个处理器的系统中，所述系统具有一个背板，背板上有多个容纳所述多个处理器的位置，没有位置是留给某特定处理器的，所述处理器中的一个作为首要处理器运行，所述系统包括一用于不依赖于背板上的处理器位置而将连接于背板的每个处理器指定为首要处理器或非首要处理器的设备，所述的指定各个处理器的设备包括用于向所选择处理器提供资格标识器以将所选择处理器标识为首要处理器的设备；用于在系统重新启动时检测所述资格标识器的设备；用于向除所述被选择处理器之外的每个处理器提供延时功能、以在系统重新启动后延迟系统试图执行某系统功能的时间的设备，从而使被选择的处理器在检测出资格标识器后被系统指定为首要处理器，而其余处理器根据与处理器相联系的延时执行系统功能。
14.一种如权利要求12或13中所要求的转换器，其中，所述系统具有一背板，背板上有多个容纳所述多个处理器的位置，设有位置是留给某特定处理器的，且没有处理器唯一地被安排有某系统功能。所述处理器中的一个作为系统首要处理器运行，其余处理器作为低级别处理器运行，所述系统包括在系统启动时为了使所述处理器的每一个被标识为首要处理器而运行的设备；用于在系统启动时将系统检测出的第一处理器指定为首要处理器的设备；用于将所述首要处理器分配给资格标识器的设备；用于在系统重新启动后给背板上其余所有处理器分配延时功能、以延迟处理器试图执行某系统功能的时间的设备；用于在系统重新启动时检测所述资格标识器的设备；用于将具有资格标识器的处理器指定为首要处理器的设备，以及用于使除首要处理器之外的其余处理器相应于处理器延时功能而延迟获得某系统功能的设备。
全文摘要
一种综合通信网络转换器，具有用于与外设连接的端口和用于在端口之间以帧格式选择性转换的转换装置，每个端口占用一固定的时隙。信号为全帧或半帧格式。每个时隙具有多帧信息存储器中的存储地址，在存储地址上具有存储单元。写指针指示存储地址。端口以组设置，与外设相联。具有多组底板的系统与多个处理器相联。
文档编号H04Q3/545GK1129875SQ95107390
公开日1996年8月28日 申请日期1995年6月9日 优先权日1994年6月10日
发明者S·P·维尔, K·贝尔, J·D·蒙特西奥, S·H·缪格, P·A·亨德森, M·D·斯托尔普 申请人:哈里公司