专利名称：用于抽选数字数据序列的装置的制作方法
技术领域：
本发明涉及一种用于为抽选代表有待两次采样的信号的数字样本的数据序列的装置，该信号的逐个样本由一N行和M列矩阵的逐一矩阵元素表示。
抽选是一种运算，它在于将数据块的尺寸减小，并取决于随后有二次采样的低通型滤波。
被处理的数据块可以是两维的，例如包含有组成偶数帧的N/2偶数行和组成奇数帧的N/2奇数行的数字图像。在此情况下，抽选的要点是减小被处理图像的尺寸和降低其分辨力，最常用的一种技术是将图像的一批邻近的点用它们的平均值来代替。抽选因子决定了抽选模式，它对应于由单个点代替的被平均的那些点的数目。
在实现这一运算的现有技术中所用的装置一般包括几个级联安装的计算级，每一级在至少为一个时钟周期的计算周期内周期性地将前级接收来的数据取平均。
这样的装置需要大量的运算器造成它们制造成本的增加。
图1以方块图形式示出了含有串联安装三个级10、12和14的现有技术的抽选装置的结构。三个级10、12和14的每一级包括一具有两个输入18和20的加法器16，输入18接收待抽选的数据而输入20通过一延迟运算器(22，24，26)接收该数据。该加法器16通过一采样装置30联接到下一级加法器的输入18和20。
这类形式的抽选装置除了包含有大量运算器外还不能最佳地利用各个计算级。的确，由这些装置实现的运算是经过几个相继的计算周期序贯地完成的，在这些计算周期中它们交替地产生第一个计算周期内得到的代表第一样本P(i，j)和第二样本P(i，j+1)的平均值的有用结果及下一计算周期内得到的代表样本P(i，j+1)和样本P(i，j+2)的平均值的无用结果。现在只考虑抽选运算中的有用结果。图1a示出了这种操作的例子，它表示处于数字图像行L中的例如P(1，1)到P(1，16)的16个象素。在此情况下，抽选代表该象素的数字数据是用一单个象素代替相邻的两个象素。为此目的，图1装置的计算级10序贯地计算代表象素P(1，1)和P(1，2)的数字数据的平均值MP1，随后计算对应于象素P(1，2)和P(1，3)的平均值MP2，随后计算对应于象素P(1，3)和P(1，4)的平均值MP3，随后计算对应于象素P(1，4)和P(1，5)的平均值MP4，随后计算对应于象素P(1，5)和P(1，6)的平均值MP5等等一直到对应于象素P(1，15)和P(1，16)的平均值MP15。可以看到，计算级10可能计算得出15个不同的平均值MP1到MP15，其中只有奇数标号的平均值是有用的，换句话说，该计算级10在一个计算周期内只产生50％的有用结果。的确，偶数标号的每一平均值MP2，MP4，MP6......MP14涉及到对应于象素P(1，2)，P(1，4)，P(1，6)......P(1，14)的数字数据，这些数据在计算体现有用结果的奇数标号MP1，MP3，MP5......MP15时已经用过。然后计算级12可能接着计算代表由级10算得的象素的数字数据的逐个平均值，并在前面计算结果的基础上产生50％的有用结果，也就是说在级10收到的数据基础上只产生25％的有用结果。类似地，计算级18在25％结果的基础上产生50％的有用结果，即在级10收到的数据基础上得到12.5％的有用结果。
本发明的目的一方面是减少装置中级的数目从而减少实现该抽选所需的运算器的数目，另一方面是优化计算运算器的使用。
按照本发明，该抽选装置包括一与一计算级级联的具有多输入的多路选择级，该计算级能交替地在第一计算周期内产生至少两个代表处于行Li中样本P(i，j)与P(i，j+1)的序列的平均值Mi，其中i和j从0变到N-1，而在下一计算周期内产生所得平均值Mi与存储在一存储装置中之前已算得的中间序列的平均值Mc，该中间序列代表处于行Li-1中至少两个样本P(i-1，j)与P(i-1，j+1)的平均值Mi-1。
借助按照本发明所述的装置，该抽选运算用降低数目的运算器来实现。另外，在现有技术装置中产生无用结果的那些计算周期被用来计算出有用结果。的确，该平均值Mi-1的存储使得可能在相继计算两个平均值Mi-1和Mi之间插入平均值Mc的计算，其中Mi-1和Mi分别代表处于行Li-1的至少两个样本和行Li的至少两个样本的平均值。
按照本发明的另一特点，抽选装置还包括一控制模块，它一方面为计算级提供一信号k使它可从多个可能抽选模式中选择一种模式，而另一方面与所选抽选模式相关地为多路选择器提供一信号m使它可从收到的各序列中将至少两个序列送到该计算级。
本发明的其它特点和优点将通过参照附图的非约束例子的说明表现出来，在这些附图中-图1以图解形式表现现有技术的抽选装置的结构；-图1a以图解形式说明用图1装置来抽选体现一行数字图像的象素的数据；-图2表示本发明的抽选装置的方框图；-图3表示本发明的优选实施例的装置；-图4表示说明图3装置的应用例子的时序图；-图5和图6说明根据图4应用例子被处理的数据所遵循4的路径。
图2表示一代表有待两次采样信号样本值的数据序列的抽选装置，该子样本中的每一个由一N行和M列的矩阵的元素P(i，j)表示。如在图2中可看到，该抽选装置包括一与一计算级44级联的具有多输入42的多路选择级40，该计算级44可交替地在第一计算周期内产生至少两个代表处于行Li中样本P(i，j)和P(i，j+1)的序列的平均值Mi，其中i和j从0变到N-1，而在下一计算周期内产生所得平均值Mi与存储在一存储装置46中的过去算得的中间序列的平均值Mc，其中该中间序列代表处于行Li-1中至少两个样本P(i-1，j)和P(i-1，j+1)的平均值Mi-1。
在本发明的特定应用中，每一矩阵元素P(i，j)代表送到一N行和M列的数字图像的一象素的视频信号样本。
图2装置进一步包括一控制模块50，它一方面为计算级44提供一信号k使它能从多个可能的抽选模式中选择一个模式，而另一方面与所选模式相关地为多路选择级40提供一信号m使它能从收到的各序列中将至少两个序列送到该计算级44。
另外，该计算级44包括一通过一第一缓冲寄存器55联到一可编程分频器80的加法器54，其中，该分频器80从控制模块50接收一体现与被选抽选模式相关的所选分频系数的信号，该缓冲寄存器55从控制模块接收一周期信号s1以控制将与加法器54算得的有用结果对应的序列传送到存储装置46。
按照图3所示本发明的一优选实施例，可能抽选一8行和8列的图像块，该存储装置46被安排在该计算级(44)的一个输出端与该多路选择级(40)的至少一个输入端(42)之间，并且该存储装置46由一第一寄存器90和一与之相联的第二寄存器92组成，其中该寄存器90和92的每一个用来存储对应于被处理图像至少四个象素的视频信号的数字样本。
按照本实施例，该多路选择级40包括两个多路选择器，即第一多路选择器100，它包括三个输入102、104、106和一个输出108并从控制模块50接收一信号m1以选择输入102、104或106中的一个输入；以及第二多路选择器110，它包括三个输入112、114、116和一个输出118并从控制模块50接收一信号m2以选择输入112、114或116中的一个输入；该多路选择器100和110装配成使该输入102直接接收数字数据序列，使该输入112通过一延迟运算器120联到输入102，使该输入104联到该寄存器90的第一端122，使该输入106和114联到寄存器90和92公共第二端124，以及使该输入116联到该寄存器92的第三端126。
图4以体现控制模块50提供的各种信号的时序图示出了图3装置在模式4下的功能情况。输入102、104、106(输入112、114、116)的地址分别以数字0、1和2表示。这样，选择该多路选择器100(110)的输入102、104、106(112、114、116)中的一个输入或其对应地址0，1或2，是由给m1(m2)以值0、1或2中的一个值来得到的。在该抽选装置的本应用例子中，该控制模块50为组成该抽选装置的各级提供一具有27MHz频率的同步信号CLK，而该信号m1和m2由电平在高状态(1)和低状态(0)之间周期地变化的两个相同的序列组成。信号s1与信号m1及m2同步，它由一周期序列组成，该序列的逐个电平相对于m1和m2的电平对称地改变。行130、132、134、136和138分别表示加到输入102的数据、包含在该第二缓冲寄存器120中的逐个数据、收集在该第一缓冲寄存器55中的逐个数据、存储在该存储装置46中的逐个数据以及收集在该分频器80输出的逐个数据。
在行130中表示的是周期地加在该输入102的数据d0到d16，而行132中表示的是移位一个周期加到该输入112的数据。行140和142中分别表示的是一具有两个逻辑状态的第二信号s2和一为确认该分频器80输出端所得结果的信号s3。
在行134中表示的是加到该输入102的数据d0、d2、d4、d6、d8、d10、d12、d14和d16分别与加到该输入112的数据d1、d3、d5、d7、d9、d11、d13和d15由该加法器15取和后所得的有用结果。这些取和是对与周期T0、T2、T4、T6、T8、T10、T12和T14重合的每一次逻辑电平组合(m1＝1，m2＝1，s1＝0)完成的。这些周期对应于在本抽选模式中产生有用结果的计算周期。在经过扫描一行被处理图像所需的8个周期的间隔后，这些计算周期产生存储在该存储装置46中的中间序列d0+d1，d2+d3，d4+d5，d6+d7。与周期T1，T3，T5，T7，T9，T11，613和T15重合的逻辑电平组合(m1＝0，m2＝0，s1＝1)对应于产生行134中以叉表示的无用结果的计算周期。这些结果不存储在存储装置46中，而产生它们的那些计算周期被用来从周期T9开始，在每一次逻辑电平组合(m1＝0，m2＝0，s1＝1)时计算前已存贮在寄存器90中的序列(d0+d1)、(d2+d3)、(d4+d5)、(d6+d7)与分别在周期T8、T10、T12和T14算得的有用结果(d8+d9)、(d10+d11)、(d12+d13)、(d14+d15)之和(D1＝d0+d1+d8+d9)、(D2＝d2+d3+d10+d11)、(D3＝d4+d5+d12+d13)、(D4＝d6+d7+d14+d15)。要注意的是每一和值D1、D2、D3和D4的计算是在现有技术装置中产生无用结果的那些周期间隔完成的。图5和图6中以粗线表示的是与信号m1、m2、s1和s2的逻辑电平组合相关地由多路选择级导引的数据可遵循的路径。图5表示的是对应于逐次组合(m1＝m2＝0，s1＝1)的第一路径，而图6表示的是对应于逐次组合(m1＝m2＝1，s1＝0)的第二路径。
当然，信号m1，m2和s1的组合可由该控制装置容易地改动以实现其他的抽选模式。这些组合可适应于启动联合存储在寄存器90和92中的扫描被处理图像的相继两行所得的序列。在此情况下，只对代表属于同一帧的各象素的数据序列取平均。更进一步，该装置可用来抽选业已采样的而其样本组成一维块的逐个序列的任何信号。在此情况下N＝1，该存储装置46由单个寄存器组成。
权利要求
1.代表一有待二次采样信号的样本值的数据序列的抽选装置，所述样本中的每一样本由N行和M列的一矩阵的矩阵元素P(i，j)来表示，所述抽选装置的特征在于它包括一具有多输入(42)的多路选择级(40)，每一输入接收一数据序列，所述多路选择级(40)与一计算级(44)级联安装，所述计算级(44)可交替地在一第一计算周期内产生至少两个序列的平均值Mi，所述的两个序列代表处于行Li中的样本P(i，j)和P(i，j+1)，i和j从0变到N-1，及在下一计算周期内产生所得平均值Mi与一前已算得并存于一存储装置(46)中的中间序列的平均值Mc，所述中间序列代表处于行Li-1中至少两个样本P(i-1，j)和P(i-1，j+1)的平均值Mi-1。
2.按照权利要求1所述的装置，其特征在于它进一步包括一控制模块(50)，所述控制模块(50)一方面为计算级(44)提供一信号k使它能从多个可能抽选模式中选择一个模式，而另一方面与所选的抽选模式相关地为多路选择级(40)提供一信号m使它能从收到的各序列中至少引导两个序列到计算级(44)。
3.按照权利要求2所述的装置，其特征在于计算级(44)包括一通过一缓冲寄存器(55)联到一可编程分频器(80)的加法器(54)，所述分频器(80)从控制模块(50)接收一与所选抽选模式相关的代表所选分频系数的信号，所述缓冲寄存器(55)从控制模块(50)接收一周期信号s1以控制对应于所述加法器(54)算得的有用结果的序列传递到所述存储装置(46)。
4.按照权利要求1到3所述的装置，其特征在于每一矩阵元素P(i，j)代表送到一N行和M列的数字图像的一象素的视频信号样本。5、按照权利要求4所述的装置，其特征在于所述存储装置(46)的组成为一第一寄存器(90)伴随一第二寄存器(92)，所述寄存器(90)和(92)中的每一个寄存器用作存储对应于被处理图像至少四个象素的视频信号的数字样本。
6.按照权利要求5所述的装置，其特征在于所述多路选择级(40)包括两个多路选择器，即一第一多路选择器(100)，它包括三个输入(102)、(104)、(106)和一个输出(108)并从控制模块(50)接收一信号m1以选择输入(102)、(104)或(106)中的一个输入，以及一第二多路选择器(110)，它包括三个输入(112)、(114)、(116)和一个输出(118)，并从控制模块(50)接收一信号m2以选择输入(112)、(114)或(116)中的一个输入，所述多路选择器(100)和(110)是这样安排的，所述输入(102)直接接收一数字数据序列，所述输入(112)通过一延迟运算器(120)联到所述输入(102)，所述输入(104)联到所述寄存器(90)的一第一端(122)，所述输入(106)和(114)联到所述寄存器(90)和(92)公共的一第二端(124)以及所述输入(116)联到所述寄存器(92)的一第三端(126)。
7.按照权利要求1和4所述的装置，其特征在于N＝1。
8.按照权利要求5所述的装置，其特征在于所述存储装置(46)安排在计算级(44)的一输出与所述多路选择级(40)的输入(42)中的至少一个输入之间。
全文摘要
一种用于抽选数字图像的装置，数字图像的像素由N行和M列的块的数据序列组成。该抽选装置包括与计算级级联的具有多输入42的多路选择级，计算级能交替地在第一计算周期内产生至少两个代表处于行Li中的像素P(i，j)和P(i，j+1)的序列的平均值Mi，而在下一计算周期内产生所得平均值Mi与一前已算得并存于一存储寄存器中的中间序列的平均值Mc，中间序列代表处于行L
文档编号H04N7/30GK1155220SQ9611852
公开日1997年7月23日 申请日期1996年12月2日 优先权日1996年12月2日
发明者阿兰·皮尔逊, 法里德·卡兹 申请人:汤姆森多媒体公司