专利名称:数据传输设备的制作方法
本发明涉及数据传输设备，特别是那种灵活而经济的设备。本发明也涉及与这种设备一起使用的信令技术。
目前电信主要趋势是数字系统，特别是用脉冲编码调制(PCM)以时分复用(TDM)方式传送语言的系统。英国的语言处理中，通常语言以8KHz采样，每一语言样值按8个二进位传送，因而每通道为64Kb/sec。对局间干线，它通常以TDM方式传送32个这种信道，它提供2048Kb/sec干线，一般称为2Mb/sec干线。信道数可以改变，美国的大多数PCM系统是24路系统。本发明可用于这些不同信道数的系统。
在用户信道中可有其它比特率的系统，特别在数据处理的场合是如此。但一般的做法是把这些信道合并到2048Kb/sec干线通路上。因此，当所有带宽都用上的话，这种干线所能处理的将比全部31个用户信道要少。注意，该干线的32个信道之一通常用作同步，而另一信道用于公共信道信令。把低比特率信道合并到高比特率干线通道就是复用;此外，它必须能“拆开”，即反复用，把高速通道分离成多个低速率信道。
美国专利号4494231(Slawy等)所述的就是进行这种合并及“拆开”的系统的例子。在这种系统中，用户线-每一线可以是电路交换(语声)线或者分组交换(数据)线-以至多31线一组接到连接模块。每一这种模块在这些用户线及一双工2.048Mb/s干线间交换。注意这些用户线可以有不同的比特率。
双工高比特率干线通过一中央交换矩阵进行交换，该矩阵使输入(从矩阵“看”)干线与输出(从矩阵“看”)干线互连。这些干线全部接到各自的连接模块，这些模块除与用户线相接外，还接到远端交换设备或其它设备。
这样，一个入局呼叫到达一连接模块，并在这里复用到一高比特率干线上。它经转接矩阵切换到另一高速干线上，再到另一连接模块，在这里它被“拆出”并送到适当的出局用户线上。注意出局线可包括接到远端交换设备或其它设备的线路。
本发明的目的是要提供一个其功能类似于上述专利的系统中的连接模块的设备，但它更有效更灵活。
按照本发明，它提供一种数据传输设备，可以时分复用方式传送数字数据，它包括带有许多绝缘材料以承载公共总线结构及连接装置的设备架，因而可以插入许多电路部件使之与总线结构相连，其中(a)该设备包括一个控制部件，可插入总线结构的连接装置的一个;
(b)总线结构带有许多并行电气线路线，每一条这种线构成总线结构的一个导体;
(c)当设备在使用时，连接装置上要插入必须数目的分支部件，这样就可在控制部件与任一插入的分支部件之间进行通信。
(d)若分支部件存在的话，它可以有不同的类型，以满足不同的用户要求，每一分支部件均有自己的地址。
(e)控制部件充当设备与至少一条高比特率入局(出局)干线间的接口，而分支部件提供所述用户业务与用户线间的接口。
(f)必要时，控制部件可在一条或多条高比特率干线上的信道与设备工作时存在的分支装置之间建立连接，控制部件与其它分支部件的连接受总线结构上使送信息的影响，每一部件可用部件接收信息的地址来寻址。
根据本发明，还提供这样一种数据使输设备，该设备包括复用控制器，它经至少一条高速(即2.048Mb/sec)干线与远端设备相连;多个分支部件，每一个可接到低速(即64Kb/sec)信息通路(highway)，或者较高速的信息通路，或者模拟信道，这里信息通路或信道可以包括到用户设备的通道;一公共总线结构，它有一组由电导体构成的信息通路以传送信息数据及信令数据;以及连接器，它实现控制部件及所述分支部件与总线结构的连接，因此信息通路也可实现控制器与分支部件的互连。其中，控制器控制从高速干线的比特流中提取特定通信数据的操作以及到分支部件的数字通路或模拟信道中适当的一个的路由选择，这里，路由选择是通过总线结构的信息通路上以及分支部件到信息通路或信道的各时隙的分派实现的。其中，控制器包括存贮装置，其中存贮有所述时隙分配的详细情况。控制器及分支部件是插入模块，它们插入到一设备架上，该架背部装有总线结构，而所述模块通过连接器接到总线结构上。所述分支部件可插入到架上许多不同位置中的任何一个，在复用控制器的控制下可改变时隙的分配。
可以看出，该设备的很大灵活性在于许多不同类型的分支部件可被调节，每一分支部件可插到架上的许多不同位置的任何一个。注意，这种分支部件可接到低速数字信道，高速数字信道，模拟(通常为语声)信道及信令信道。当信息送到分支部件时，它包括该分支部件中接口装置的地址。正是这样，才使这种部件可插入到设备架上许多位置中的任何一个。当分配一时隙用一分支部件进行呼叫时，就送出一包含有部件地址及分配的时隙标识的信息。与该地址一致的分支部件收到这些信息，就使部件的输出通路把呼叫送到分配的时隙上。此后，在控制部件到该分支部件的双工数据通路上就使用该时隙。
下面将会看到，控制部件以及信令和处理部件(若把它们从控制部件分离出来)在架上有固定位置，而分支部件的位置是完全灵活的。这种安排的一个好处是架上开始只需装备部分部件。若要装入新的分支部件，只需将它们插到机构上合适的地方而不必改变架上其它部件的位置。在前述美国专利所述的设备中没有这种灵活性。
在多数情况下，经总线结构及分支部件，接到控制部件的高比特率干线，可以以比干线更高的流量处理能力与信道(信息通路)接续。因此，我们应采用“分散”(deconcentration)功能。
根据本发明的另一方面，可提供一种能传送时分复用方式的数字信息的数据传输设备，它包括一个含有连接处理装置的控制部件，一个或多个分支部件，至少一个为所有分支部件而设的附加处理部件，以及公共总线结构，后者与所有部件相接以使部件能够互相联通。其中(a)控制部件作为至少一条高比特率入局/出局干线与设备的接口，而每一所述分支部件充当与一个以上其它数据通路的接口，该其它数据通路可以包括接到用户站或模拟信道的低比特率信息通路;
(b)该/每一附加处理部件处理数据，使之适合于建立连接或经过设备建立连接，这些数据附加到所述连接的信息内容上;
(c)该/每一附加处理部件通过监测总线结构弄清与连接有关的数据或其它信息来进行所述处理;
(d)该/每一附加处理部件根据监测的结果，产生另一种数据或其它信息，并以适合于相关连接的方式加到总线结构上;
(e)该/每一附加处理部件在其自己软件的控制下进行监测及数据产生。
本发明的具体装置将参照附图来说明，其中图1是本发明的设备的功能的简单原理图。
图2是图1所示系统的稍详细的原理图。
图3是系统的帧结构。
图4是本发明设备的机械透视图。
图5是控制器(图1)的方框图。
图6到图10是本发明设备的使用范围的原理图，其中每一用PDMX(Primary Distributed Multiplex)表示的块代表图1所示的设备。注意，PDMX是STC PLC的商标。
图11给出了图1所示设备的单音处理器卡的基本功能，同时也给出了它与信令处理器卡间的关系。
图12是图1设备的信令处理器的构成。
图13及14是图1所示设备的软件构成。
图15及16给出了图1设备的网络管理功能的简化方框图。
正如后面将看到的，图1所示的装置(称为PDMX设备)是按照有关CCITT建议设计的、用于各种复接和处理场合的一级复接设备。
在目前的称为TEP1-(E)型的具体装置中，该装置的控制部分包括安装在设备架上的电源部分和复接(MUX)控制器。该设备也可用于标准19″设备。这些部件连接到背面的互连总线上(见图2的下部)，该总线使许多接口和处理部件相连。
电源部件是主电源与背面的电源布线导体间的接口。它可以是控制部件的一部分。它可按规范方法设计。
MUX控制器提供有连接至少一个2048Kb/sec干线的主口，一个控制和管理用的V24用户口(未绘出)及一个与传统继电器告警系统接口的装置。这些具体接口装置可用现有方法设计，因此这里不作说明。其2048Kb/sec口可采用随信道信令(CAS)或者采用时隙16的共用信道信令(CCS)格式。时隙零(TS0)通常用于同步及相关功能。它支持CCITT推荐的网络管理方法，并可对备用比特进行存取。后者包括一个选项，它可用这些备用比特之一构成一4Kb/sec的信道用于“网管理”。注意2048Kb/sec干线也常称为2Mb/sec干线。
上述V24用户口可用“非智能”(手持)终端或者用管理计算机来“驱动”，这使该设备可以从综合网管理环境中得到好处，并可综合成更符合传统的装置。用管理计算机的一个例子见英国专利规范号1467641(G.G.Smith-D.G.Bryan 7-5)，其中，这种管理计算机是按用于TXE4电话交换的形式说明的。
这样，MUX控制器支持系统的数据总线及控制总线，它们提供各接口或处理部件、下述分支部件及控制部件间的互连。这些可编部件的、与用户或应用有关的信息及状态及部件功能被存贮在控制器的非破坏随机存取存贮器(NVRAM)内并经总线结构送到这些部件。
下面将要详细讨论的总线结构，在目前情况下包含一组平行延伸的24数据线，它采用32时隙结构在部件之间传送数据，并在这些部件之间传送信令。信息通路包括用于把一系列控制消息从控制器送到其它任何插入部件的控制线(CIN)及用于把插入部件的信息串行传送到控制器的告警监测线(AS)，(控制器)包含有解决竟争的“机构”。总线结构也处理比如4MHz同步时钟这类定时信号以及电源分配。
考虑到各种各样的分支部件，利用一半常规(Semi-custom)总线接口装置来支持其基本功能，并可用于所有部件，每一该接口都在一个印刷电路板上。因此，新板的设计可通过总线结构与MVX控制器交换控制信息和状态信息。
构成图1所示的设备的基本系统概念体现在三个方面，控制器，也称为核心装置，多个分支部件以及公共总线结构，它提供几组总线并实现上述部件间的互连。
核心装置包括复接/分离装置及控制部件1，它提供一个或多个2Mb/sec干线与图1所示的其它设备间的接口。这些干线通常接到远端交换设备或类似设备，图1只画出了一条干线。具有控制功能的部件1做在印刷电路板上并插到总线结构。这样，本情况下的核心部件具有一个装有复接器-分离器及电源部件的印制板。
图1也给出了信令和处理板2，尽管在某些情况下其功能可由板1的控制部分来实现。
分支部件3，4，5，6，7，8，9，9A可以接续各种出局数字或模拟信道。可以接到背面的分支范围包括(a)部件3存取六个64Kb/sec的数据信道;
(b)部件4存取二，四线音频信道;
(c)部件5存取E、M信令信道;
(d)部件6单音处理器是上述附加处理部件之一，它实现带内单音信令;
(e)部件7存取DASS信令，DASS是英国电信信令规程;
(f)部件8产生送到用户线的铃流;
(g)部件9实现测试接续;
(h)部件9A实现数字分接，按2Mb/see取下或插入。
每一部件需要使用把这些部件互连起来的总线结构上指定通路的一个或多个时隙，时隙由控制部件1来分派。控制部件具有一存贮器来保存时隙及通路分配的纪录以及时隙所分派的信道的性质的记录。
还有电源部件9B，它提供外部电源与所示设备间的接口。它产生重要的电压，并经背面的总线送到其它部件。
语言分支部件4提供二线或四线语言电路与背面的总线10间的接口。它包含模数及数模变换，还包括音频增量调节控制，它受MMZ(人-机接口)的控制。该部件的前面有一插口接语声信道。部件4有一组开关，每一语声信道一个，用于控制部件的二线或四线状态。
控制信息经4Mb/sec CIN总线送到部件4及接到总线结构上的其它部件，并控制时隙的分配、输入输出增益的调节及状态请求。从部件出来的信息送到4Mb/sec AS线。每一语声信道可自由地分配到背面的一条数据线上的一个时隙，但数字信息只能输出到一个偶数数据线上，而且只能从奇数数据线上接收。但任何两个信道不能在不同数据线的同一时隙内工作。
现在我们考虑信令分支部件，其中之一是图1所示的E、M信号部件5。它为多个用户提供信令，这样，一个这种部件可供两个八信道音频部件使用。因此，两个这种信令部件及四个音频部件(如图1的部件4)，可对位于时隙1到15及17～31的30个用户服务。E及M信令可与采用CCITT G703及G732协议的位于时隙16(TS16)中的随信道信令CAS(Channel associated Sign-alling)相连接。
E及M信令具有两个“地通”“地断”信号，以给出四种条件挂机、摘机、应答及清除。“地通”是对地有1200欧电阻(加最大450欧的线路电阻)，而“地断”是大于40KΩ的电阻。
对TS16中的CAS，每一TS16有8比特，它传送两个信道的信令信息。这样，每16帧，即每隔2mS，每信道就有4比特a，b，c，d的信令信息可供使用。但在许多情况下，只用比特a。
每一E、M信号对可分配在任何时隙。
下面我们讨论图1的数据存取分支部件3。如图1所示，这是一个三信道部件，但我们将要讨论的另一变种是六信道部件。它提供六个信道口，它实现64Kb/sec数据业务与背面的总线的接口。该接口可在发送及接收两个方向传送64Kb/sec数据信号，64KHz定时信号及8KHz定时信号。
该分支部件有如下功能(a)在发送方向，它把到MUX及控制部件1(图1)的多达4个2.048Mb/s输入母线的数据复接成包含多达30信道的数据样值的连续数据流。这些数据再被抽出，并按六路以分别64Kb/sec反转的(AMI)数据流形式发送出去;
(b)接收方向它实现与(a)相反的处理;
(c)输入与输出通路颠倒;
(d)为了远程测试部件的性能，在MMI控制下，使某一指定信道处于环回条件;
(e)从六个64Kb/s输入信号中的任何一个产生2MHz的基准时钟信号，用作图1的MUX及控制部件1的同步时钟信号;
(f)经部件1，接收入局信号，以控制时隙及信道分配，告警指示、基准时钟生成、环回控制等。
当从MMI查询时，它也可给出告警的状态。
另一类数据分支部件的作用与刚才所述的功能类似，它用于CCITT X21 64Kb/sec信道。它具有六个信道口，这些口接CCITT建议X21实现数据终端设备(DTE)与数据传输设备(DCE)间的接口。
也有一个2×2Mb/sec接口附件9A，它有两种工作方式
(a)双MUX方式，其中，两个MUX/DEMUX(复接/分离)电路的功能是独立的。
(b)拆下/插入式或者分支MUX方式，它提供时隙交换的拆下/插入工作方式或者分支方式。
在第一种方式中，有两个MUX(复接)电路，MUXA及MUXB，它们是一样的，只是MUXA还具有附加的控制功能。每一MUX具有如下功能(a)按照CCITT建议G732，把30路语声或数据复接成2.048Mb/sec的合成数据流(HDB3)，或者按相反方向进行分离;
(b)任一所选分支所要求的控制功能;
(c)确定时隙及信道的位置;
(d)到其它类似系统的遥测通信线路;
(e)告警监测;
(f)环回能力，以便从其2.048Mb/sec口以数字到模拟的方式来测试任一MUX。
在第二种方式中，把从两个总线通路上来的信号流合成为一个2.048Mb/sec的数据流，该数据流只送给2.048Mb/sec接口中的一个，只要两个MUX电路都接收到允许它们与该接口同步的信号。
上面指出的各种各样的分支部件类型，加上不同类型的许多派生类型，这表明了该系统的灵活性。每一这种部件都有总线存取部件(BAUs)，或许一个BAU有不止一个总线接口设备(BID)。要想选择某一分支，只要在总线结构的地址总线上送出它的地址就行，因此，这对于选定部件在架上的位置有极大的灵活性。这种定位的灵活性与许多不具这种能力的已知系统形成鲜明对照。
现回到图1。在所示系统中，部件2是一中间处理功能的例子。当需要这种功能时，从接口部件来的数据通过总线送到处理部件。处理过的数据被放回总线的另一线上，供复接及发送。但正如已指出的，该部件2的功能有时可在部件1实现。
现在，我们将参照图2的简化方框图，较详细地讨论控制部件1。也将参照图3，它给出了所用机架的结构。
该控制部件具有如下主要功能(a)它支持一个2.048Mb/s口，该口接PCM线20，见图2，它采用HDB3协议，为了在两个方向传送数据，它具有HDB3译码编码、帧及复帧去除及插入功能。与该线的连接是经该部件前面的一个插口，可以是75欧用轴线或120欧平衡线对。在某些情况下，控制部件也可支持二个或更多的这种高比特率干线。
(b)它用一对12.288MHz晶体振荡器(它是系统的主时钟源)同步该系统。它们从属于从PCM数据、外时钟源或者从一指定的分支部件(见下面)提取的参照时钟信号。
(c)它从所有部件接收并处理故障信息，并产生故障警告及故障状态报告。在MMI(人-机接口)21(它经RS232线接到微处理器22)的控制下，可改变故障优先及差错率门限。
(d)它解释并执行从手持(hand-held)终端或网管理键盘来的命令，以改变分支部件的配置、调节音频输入及输出增益，设置故障优先级以及作要求的报告。
控制部件包括微处理器22，在当前情况下，是Intel8088，它有一核心程序，及许多与分支有关的程序，这些程序在ROM，RAM及EEPROM内。核心程序包括一个中断服务程序(特别用于“内务管理”功能)及驱动程序的控制执行程序，以及控制程序及非指定性质的服务程序。与分支有关的程序包括一系列模块，每一个针对一种类型的分支部件-同一部件类型也可包括几个种类。对它可控制的每一分支部件，其程序包括一个“卡式”记录。软件将在后面详细讨论。
所有部件-包括分支部件-都通过总线接口设备(BID)，如23，24接到由印刷电路导线构成的信息通路上。如后面将看到的，每一BID都是一总线存取部件(BAU)的一部分，而某些BAU可以有多于一个的BID。背面的信息通路(线)将在后面详细讨论。控制部件具有一个带RAM缓存26，27的控制门阵25，以便经4Mb/s BID及缓存发送并接收64个字节(每时隙2个)信息到/从分支部件。这些传送使用CIN(控制输入)线28及AS(告警状态)线29。出局信息从控制部件经控制输入总线28发送出去，而入局信息经告警及状态线29被控制部件接收。
在上述信息中，在时隙θ(TSθ)的前两个字节分别定义为部件地址及信息类型码，此后时隙1到31包含的是信息。部件地址包括BID号加机架的(机械)插槽号。信息可包括配置要求、告警状态、告警优先级、执行动作请求及参量修改请求。
控制部件与指定的分支部件间的某些“架内”通信可在背面的网遥测总线NT上进行，其速率为4kb/sec。该线在图2用虚线30表示。后面可以看到，某些总线线可用于分支部件间的通信。
控制部件有一4MHZ的主时钟输出，该时钟由上述方法导出，它可以经背面的分支同步线(它是信令线31中的一条)与任一分支部件同步，或者同步到从接到总线20的口上的接收数据中恢复出来的2MHZ时钟上，或者同步到外部时钟源上。该同步的对钟信号而后的4MHZ时钟在两条线上送到所有部件，并以帧同步时钟送到另一总线线上。
所用的帧结构示于图3，相信其大部分不说就会明白。但是注意，时隙16用于信令及复帧同步。正常帧同步是用奇偶帧中时隙O的不同码型。其它要注意的是某些位用于告警指示，而且备用位可用作数据信道。
正如通常PCM系统中那样，使用时隙θ(TSθ)或时隙16(TS16)的某些信令及控制功能是复帧结构。因此，TSθ在奇数帧用作帧同步，而在偶数帧用于其它信令功能。TS16也是16帧的复帧结构，在第θ帧，TS16用作复帧同步，其它帧的TS16用于传送信令信息。当我们后面考虑信令操作时，将对此更详细地讨论。
总线结构是一个多线印制板，它构成容纳图1及图2所示设备的设备架的背面10(图4)。所示机架容纳核心装置部件1(带或不带单独的部件2)以及多个分支部件，如图1的部件3，4，5。所有这些装在印制板上的部件都能插到机架上部及下部的如11那样的导轨内。这种导轨对称为装印制板的槽。每一印制板的里端都有一多线插头，它可插入背面10里部的相应连接器(未画出)内。背面10上的这些连接器与背面的印刷电路线成直角。
这些安装在背面10上的由印刷电路线做成的总线其长度有背面那么长，并使插入的印制板线路互相连接，以便传送数据、信令、同步对钟、电源等等。这些电路板可插入到上述连接器内，它们与印制总线成直角。对总线结构的要求比较简单，因为系统中大量使用单路编译码器，所以本设备的复用和分离全是数字式的。正如已指出的，任何分支部件都可使用一个或多个64kb/sec的时隙。其在背面10的总线上的时隙的相应位置由图1的核心装置-复用及控制1来控制，其现行位置存贮在一非易失存贮器内。一个分支部件可分配两个或更多的时隙，以便提供多隙服务，或者使它对许多用户服务。时隙的分配通过构成总线结构一部分的一组地址线传送。
正如在TDM(时分复用)系统中那样，对隙16可用于传送随信道信令，也可用作通常的64kb/s信道。
上述系统在最初设计时，是以英国Telecom TEPLE架为兰图，其机架左边有一扩展部分12。它也可以与一较简单的19″架一起使用，在此情况下，其背面稍短些。
其主要机械特点是把控制部件(核心装置)与许多分支部件互连的总线结构是一个带许多平行线路的印刷电路板。该板上装有许多与这些线垂直的连接插座，以便与电路卡里边的插头连接器相连。若需要的话，另一背面13也可用来进行机架背部的连接。若用该背面的话，可装在后面，与印制板总线结构相平行，并应提供与总线结构相连的装置。
装有控制部件(它有多个部分)及分支部件各个部分的印刷电路板上的外缘有接到“外部世界”的接头。在分支部件上，这些接头连到干线、到各用户或类似设备。这些板的多缘也可提供能接到这些板上内部电路的装置以便测试。
正如已指出的，分支部件提供的接口可包括许多选件，比如，只有语声，带信令的语声、数据。进而，分支部件也可以有许多通过核心装置的非易失RAM编程控制的选件。与分支部件一起使用的有关设备包括网络端部件，加驱动终端设备(以便对用户设备等进行远程存取)。
这里所述的设备与所用的通用告警系统相兼容，并且所有部件都把告警信息以八比特字送到总线结构上。这使核心装置的复用及控制部件1能处理该告警信息并送到单独的复用装置上。
在一具体装置中的总线结构的线包括
(a)4MHZ时钟(CK)线，它传送4096KHZ的主系统时钟方波(CK+及CK-)。传送这些信号的线要用它们的特性阻抗来端接，以减小振荡和反射。
(b)帧同步(FS)线，它是244ns的脉冲，以8KHZ帧速率重复。该脉冲的后沿(名义上)与帧结束，即时隙31的结束与时隙0的开头，相重合。
(c)网遥测线(NT)，用于网管理，可从发送信息中检测到信息的目的地。它是一“集电极开路”的、低电平有效的双向线，用以传送4kb/s数据。信息的真正目的地由其内容决定。
(d)分支同步线(TS)，是一2048KHZ的方法，由一指定的总线存取部件(BAU)提供，以对主时钟锁相。
(e)控制输入线(CIN)，是从核心装置部件1-2来的4096kb/s的串行控制线。它传的信息包括，一个起始位(比特)，七位物理地址，一位信息类型及至多4096位信息。信息间歇地发到该线上，这要看核心装置等的工作需要。当不传送信息时，该线被提控到“高”电平。
(f)告警及监测线(AS)，在响应控制部件1-2来的查询请求时，该线传送从BAU来的4096kb/sec的串行信息。信息的前128位用于解决竞争(Contention resolusion)(与局部网中的功能类似)，下两个字节识别板的位置及类型，再后的368位是信息。
(g)数据线(DH1-16)，传送2048kb/s的信息，全部用Fs帧同步，并具有32个八位的时隙。这些线的用法是(ⅰ)DH1A传送从核心装置部件的2Mb/s主口接收到的32×64kb/s信号。
(ⅱ)DH1B传送与DH1A上的数据一起收到的伴随信道的信令。
(ⅲ)DH2A及DH2B传送从BAU来的由2Mb/s主口送出的数据及信令，(ⅳ)DH3A及DH3B，DH4A及DH4B传送BAU间的数据，A线传64kb/s数据，B线传伴随信道的信令。
在更复杂系统中可能需要的其它数据线是DH5-DH8的A及B(它们的功能与DH1-DH4的A及B相似)及DH9-DH16，它们在伴随信道信令系统中不用。
这些数据通路是三态通路，用于在一个插入件与另一插入件间传送信息。它们全与Fs帧同步，并都有32个时隙。“数据通路”一词是广义上的，它不意味着它们只支持业务意义上的数据。当按每对隙8位或16位对，每一数据通路可分别传送2048或4096kb/s的数据。
我们现在考虑上述各线上的信息结构。
一个CIN信息包括一个起始位(它总是0，指示一个有效信息的开始)，物理位置位AD0-AD6，信息类型位MT0-MT7及信息。
AD0-AD6标识要给它的信息的BID及相应的存取部件的位置，其中AD2-AD6标识分支部件存机架上的位置，AD0-AD1标识分支部件板内的总线存取部件号。注意，一个分支部件板可以有多个这种存取部件。
MT0-MT7指示信息其余部分的数据类型，以及要经AS线返回到控制部件的信息。
一个AS信息包括四个主要部分，解决竞争位置(BA0-PA6)，读四字节(RB0-RB7)及信息。
首先考虑解决竞争。AS线是从集电极开路驱动的，当没有信息传送时，它是高。通常AS信息是在分支部件响应CIN信息对产生的，它只能在CIN信息的下一帧出现。因此，每帧只能产生一个AS信息。但是，某些告警要求控制器快速“执行”响应，但这些AS信息是自发产生的。产生这种信息的BID在该位置(从帧的开头数)放一个零，它相应于其位置号。这一零被其它部件识别，并抑制了它们的AS信息。这就解决了竞争问题，因为若同时请求“执行AS”，就按机架上的位置安排优先顺序。
下一字节PA0-PA6，包含有从机架及板上布线的固定位置得出的位置信息，它相应于CIN信息的地址区。
读四字节，RB0-RB7，标志了部件的类型。通过每一返回字节的最后一位指示还有没有下一个读四字节，可使读四字节扩展成二或三字节。最后一位是1，表示后面还有另一个读四字节，是0表示它是最后一个读四字节。RBO先送。
剩下的368位(若读四字节扩展的话，位数比这少)用作信息，它根据CIN信息的要求可包括状态信息或告警信息。
现考虑数据通路DH1-DH16(这里16条全用)。它被分成四条一组，比如DH1A，DH1B，DH2A，DH2B;每一组包含一对单方向的数据线(DH1A及DH2A)，它们用于全双工的数据或PCM语声通路，另一对(DH1B，DH2B)是单方面的信令线。信令可以是伴随信道的或专用的信令/管理功能，或者是打包数据。
不是所有数据线都接到控制部件，那些没接到的被分支部件用于传送分支间的数据。
核心装置部件1的MUX/控制部分(见图5)提供有带接口100的主2Mb/s口，位(比特)及帧同步装置101，维护信号的缓冲及处理(102，103)，循环冗余校验(CRC)部件104(若需要的话)，可同步到几个基准之一的主时钟105，以及控制器，它具有RAM，ROM及处理装置，在这里处理装置是Intel8088微处理器。它控制并管理整个系统。
上述2Mb/s接口100的板的前端可接到干线。在接收边，它包括定时恢复，HDB3线路码译码，以及帧及复帧分离。在发送边，它具有相反的功能帧及复帧生成及HDB3编码。发送帧发生器必须能同步到系统时钟或恢复的时钟。必须有检测器来检测各种故障条件，有发生器来产生各种信号。若需要的话，接口也提供CRC(差错监督)位。
可从备用位(见图3)中选四个备用位中的任一个作为4kb/s的网管理信道。
控制器具有如下功能(a)存贮各BAU的各BID的工作参数，(b)当CIN线上的CIN信息要求时，传送各BAU的工作参数，(c)接收并解释AS线上从BAU发来的告警及监测(AS)响应，(d)与分支部件的用户口交换信息，以设置工作参数并实现告警诊断进程，(e)与网管理部件通信，后者通过4kb/s信道或一用户口，为几个这类系统服务，(f)提供本地告警接口，(g)当系统条件调用时，执行与应用有关的执行动作。
主2048kb/s口经变压器偶合到双极接口电路，该电路用半常规的模拟电路实现，另一方向，双极接口受CMOS线路接口ULA驱动。它按照CCITT建议G732，实现HDB3编码及译码，帧产生及帧同步，产生并提取所用的告警及监测信息。也采取了加入循环冗余校验ULA的措施，这可实现CCITT G704建议。这可改善低差错率的监测，但只在系统所有用户在所有2048kb/s交换口全部采用CRC标准时才使用它。调节缓存101实现背面的发送机接收数据流的同步。在“近似等时”(Plesio chronous)工作中，它实现速度差控制，它也可在总线接口设备103控制下，实现时隙交换(TSI)功能。
时钟105的主振荡器可以相位锁定到输入信号、外部基准，或者经总线从一指定源来的同步信号上，该主振发出CK及AS输出。
总线接口设备103对2048kb/s接口的功能与对设备的其它部件的功能一样，是实现控制器与CIN及AS线的接口。它在控制器109指令的控制下产生选通及TSI(时隙交换)。它也收集关于2048Kb/S口的告警及监测(AS)信息。
控制器109采用Intel8088微处理器106，它按4MHZ运行，具有RAM，EPROM及NVRAM，它们完成下述功能(a)存贮并更新NVRAM(非破坏RAM)中的系统状态信息。
(b)经背面总线的CIN串行控制线汇集并传送状态信息及时隙位置到有关部件。注意，控制器109有自己的CIN RAM 110。
(c)接收并说明经串行AS线从有关部件传来的告警及状态报告。注意AS RAM 111接到控制器109。
(d)经串行控制口实现与终端、网管理器、或操作中心的接口。
(e)用TSO的一个备用位提供一替换信道用于运程贮备和监测。
(f)支持传统本站告警的并行告警总线。
微处理器106只与高级功能有关，而低级接口功能由硬件生成。地址译码由一2KX8双极PROM113完成，它提供存贮器编址的UARTS，静态RAM，EPROM，NVRAM，控制器门阵，告警I/O锁存及‘出界’(Uot of range)信号。
CIN及AS线都以与系统时钟同步的4096kb/s传送信息，且其传送信息的信息区由系统的帧结构决定。
按MUART的控制口提供终端对复用器进行串行、异步存取的能力。维护人员可用它查询告警系统并进行诊断操作。通过该口提供了所有状态指示，但“电源失效”及“处理器失效”除外，它们用发光二极管(LED)指示。
网遥测总线NT(图2)接到一UART 108，它使等效的4kb/s数据链路引伸到其它网络口(比如，当用于取下及插入方式时)。
告警I/O锁存器112把告警信息传送到架内显示部件，该部件也装有“接收attention”开关。该锁存器112也用于从复用器外部，比如从邻近的复用器取得告警信号。
控制器(109)软件分为六个应用任务(按优先级排列)(ⅰ)‘故障处理任务’处理故障的恢复。
(ⅱ)‘MMI发送任务’处理经控制口发送的信息。
(ⅲ)‘链路发送任务’起TSO链路同样的作用。
(ⅳ)‘接收任务’处理从两个源中接收的信息并存取参数存贮器中的数据。
(ⅴ)‘菜单任务’只用在接有手持终端的场合;它显示内容并说明怎么按键。
(ⅵ)‘告警处理任务’控制告警接口。
执行程序扫描这些任务，它通过查找有效标志来制定应执行哪个任务，制定的顺序由任务的优先级决定。
当没有其它任务可执行时，它执行系统背景任务。该任务执行自试功能(EPROM检查，RAM检查等等)。它也通过依次查询每一分支、更新处理的参数来维持现行告警表。NVRAM的内容与其在RAM中的映象要一字节一字节地比较，任何变化都要依次写入。
图6到图10给出了怎样把如上所述的装置-它用商标PDMX，即，第一数字复接(用)器，来表示-用于实际。
图6给出了把采用一个PDMX设备的标准取下/插入装置接到两条2Mb/s线路之间。
图7给出了把三个PDMX设备以串行连接的方式接到一分布式复接系统中。
图8给出了一个所谓十路分布网。这里，我们有一数字转接设备50，即数字交换机，它经一2Mb/s干线接到第一个PDMX设备51。这可经过704kb/s线存取线路终端部件52，它经另一2Mb/s线接到数字PABX53。另一704kb/s线可使PDMX设备51存取另一PDMX设备54，54作为数据及视频(VF)出口。最后，另一704kb/s线接到一PDMX设备55，55可存取模拟PABX56。
图9给出了一个数字式交叉连接装置，其中有两个PDMX设备，其连接如图所示。
图10是一数据扩充及远程存取装置，其中，一组64kb/s线从PDMX设备70接到一分离装置71，71接到许多接口。也有一个统计复接器72，它通过另一64kb/s线接到PDMX设备70，复接器72可接许多接口。最后，从PDMX设备70有一个二/四线线路，它接到网端接设备73，73的另一边是V35 48kb/s线。
当然，所述PDMX设备有许多其它用途。
也请注意，根据本发明的设备用我们的商标PDMX以框图的方式表示。
现在简要考虑信令操作。信令是从高速干线中或者以伴随信道信令，或者以采用比如时隙十六(TS16)的共用信道方式收到的。在任一方式中，信令处理都是用控制器中的一个附加板，在系统时钟控制下来提取信令信息。而后，这些信息被变换成适合于给定设备使用的格式，并用于控制这样一些操作;它确定指令的时隙位置，这些指令被送到与信息所去目的地相应的分支部件。
这样，控制器就能从其存贮器的内容“知道”到特定目的地要用(通到用户的许多)低速数据通路的哪一条进行入局呼叫。然后选择在设备内所用的可用时隙并确定到一呼叫的时隙位置。这样控制器就经总线结构上的一条数据通路接到与处理该相应的该目的地的分支部件。正如已指出的，因为这些目的地的位置及其分支部件的详细情况都存贮在存贮器内，分支部件的物理位置有极大的灵活性。
为把呼叫传到特定地方，控制器和信令设备一起选择其分支部件的地址及适当的传送线。而后该地址通过总线结构的信令线送出，从而呈现到所有分支部件。每一这种部件都有一个专门响应于其自己地址的接口装置(BID)。因此，包括该地址的“建立”信息就被适当的分支部件的BID响应，并且对分支部件上的低比特率通路的进行识别的部分就使该线生效。实际上，这种响应就是使2048kb/s干线上比特流的该呼叫部分被送到要求的低速线上。
对低比特率通路发出的呼叫，分支部件告诉控制器有呼叫存在。这使控制器从干线上选择一个空闲时隙，此后，连接的建立过程就与干线主叫连接过程所用的方式类似。
注意，信令装置也包括提供忙信号及其它合适信号的装置在内。而且如说过的，部件1和2的功能在某些情况下可以合在一个部件内。
在其处理功能上，单音处理器要与信令处理器及MUX/控制部件合作。如图11看到的，它能使信道及其有关信令通过PDMX设备之间的中间交换设备(它不能处理TS16伴随信道信令)来传送。它包含一个电路，可以下述功能对至多30个信道服务。
该电路是A-律编码的语言信号的中间处理器，且与信令处理器2一起工作。该电路变换去或来自信令处理器的信令，供给各分支所使用的信令系统，这些分支包括磁石电话机呼叫，接地呼叫，环呼叫及E&M。该令协议由信令处理器决定。
单音处理器使用一个单频单音及数字信号处理电路，以分时共享硬件的方式为多达30个信道控测和产生编码的带内信号。它可同时向前或向后传送信号。如将要看到的，它的工作要与信令处理器紧密合作。
硬件可使频率范围及电平在从图1的MUX控制器1来的信息的控制下，按部件来选样。
在发送方向，该电路从用户分支接收编码的语言信号，并从信令处理器接收相关的信令。这些被送到MUX控制器。信令变换成带内编码信号(图11)。
在接收方向，该电路从MUX控制器接收具有带内编码信令的编码语言信号。编码语言信号被送到用户分支，而相应的编码信令经变换送到信令处理器。
这样，从图11我们看到用户312以双向方式与用户分支313相连。这种连接把编码信令接到信令处理器314(图1的2)，它与单音处理器315(图1的6)及控制部件316(图1的1)协同工作。其操作要点是，当受到适当激励时，单音处理器产生需要的单音信号并在适当时隙把它们送到总线结构。它也响应接收的单音并检出它们。
在信令处理器314以及/或者控制部件316的激励下，单音处理器产生单音，单音处理器也把检出操作的结果送给这两个部件。由于系统采用带内信令，编码语言也通过单音处理器传送。
以这样的方法，这些处理器可对从总线结构上接收的数据(它是广义的数据)作出响应，并把其操作的结果送到总线结构。
这样，当单音到达时，把它从用户分支313传到总线结构，在这里它被单音处理器315检出。通过总线结构，把检出结果按要求送到MUX控制器316或者信令处理器314或者同时送到两者。与此类似，单音处理器315从信令处理器314或者MUX控制器316或者从两者接收指令，使之产生适当的单音。
总线结构上有效的线包括控制部件1与其它部件间的PCM编码语言线、信令线，时钟线及网遥测线。后者使用总线结构的一条专用线NT来处理网管理信息。通过总线发送的信息，具有其目的地址，这可从发送信息中检测出来。
单音处理器是在系统存贮的软件的控制下工作的。因此，关于该设备的硬件方面就不作更详细的说明了。单音处理器实际上是一个有限的状态机，由于它有许多确定状态，在某些状态它从“外部世界”接收激励，在某些状态它向“外部世界”传送。在它收到各种激励时，它就在其各状态间转换。比如，当告诉单音处理器已建立了到某一所需用户线的电话连接时，它可以从其存贮器中检查它是一种什么线。作为这种检查的结果，在软件控制下，振铃单音送到主呼叫，也把该信号送到被叫线。当被叫用户回答时，其回答信号通过一个分支板及总线结构的适当线送回单音处理器板，在此它使振铃信号及铃流结束。
鉴于有大量“软件工程”的背景知识可资利用，对于本领域熟练的人员来说，就没有必要提供单音处理器的更详尽资料了。
我们现在考虑各总线上的信息格式，因为这对信令操作是至关重要的部分。
控制线CIN(它是图1所示的总线结构上的一条线)上的信息包括起始位，它置0，表示一有效信息开始;物理位置位AD0～AD6，它用于标识所要的分支部件在架上的物理位置及分支部件板上的总线存取部件的位置。其后是MT0～MT7，它指示信息其余部分的数据类型以及要经AS线返回到控制部件的信息的性质。
在AS线上以相反方向发送的AS信息包括四个主要部分，防竟争部分，位置部分(PA0-PA6)，读回字节(RB0-RB7)及信息部分。
对防竟争部分，通常当没有信息要传送时，AS线为高电平。一般AS信息是某一分支响应CIN信息而产生的。因而一帧只能产生一个AS信息。但某些告警要求控制器快速“执行”响应，而这些情况下，AS信息是自发产生的。请求产生这种信息的部件在相应于某位置号的比特位置放一个零。这被其它部件所识别，其AS信息被抑制，从而防止了竟争，因为若存在“执行AS”的同时请求，就按其在架上的位置来确定其优先级。
下一字节PA0-PA6包含有从在架上的位置及板内连线导出来的位置信息，这相当于CIN信息的地址区。
读回字节RB0-RB7标识部件的类别。通过每一读回字节的最后一位来指示是否还有接着的读回字节，可使它扩展到二或三个字节。若最后位是1，表示后面还有另一个读回字节，而0表示及有读回字节3。RB0先发送。
余下的368位，(若读字节扩展的话，位数比这少些)用于传送信息，根据CIN信息的要求，它可以包括状态信息或者告警信息。
我们现在考虑伴随信道信令或采用比如时隙16(TS16)的共用信道方式时的信令操作。在任一情况下，通过采用部件2，图11中为部件314，信令处理在系统时钟控制下提取信令信息。它在伴随信道的PCM信令码与各种信令接口部件之间，实现双向与状态有关的变换。一个部件可处理全部30个信道。因此，信令处理器也是一个有限的状态机。
板2在其自己的软件存贮器中有许多不同的算法，在MUX/控制器板的控制下，可给任何时隙指定一种算法。
将会从以后说明中看到，信令处理器装置有几个重要方面。它们是(a)分离接口功能，比如把环和地呼叫功能与逻辑型功能分开。这两种功能组都可用软件编程。
(b)信令处理功能是以有限状态机的方式实现的。如上所述，该方式也用于单音处理器。
(c)该装置有效地实现了软件辅助，它可把信令功能的SDL说明直接变换成PROM(可编程只读存贮器)硬件(使人工干予最少)，以用于状态机。
SDL是规范解释读言(Specification description langnage)，它是CCITT推荐的确定电信中信令系统的正式规范技术。它是一种流图标称化的版本。
信令处理器板完成下述功能a.缓冲32个时隙的入局PCM信令数据的A，B，C及D位。它使用TS16的八位字，TS16有两部分(块)，每个有四位A，B，C及D。有些情况下，只用其一部分(块)。
b.缓冲32个信道的入局线信令数据(每信道16位)。
c.利用入局PCM及线路信令数据，按照指定算法，产生出局PCM及线路信令数据。信令处理器的存贮器内有许多算法可供使用，在MUX/控制器板及入局信令信息的控制下，可把任一种算法指定给任何时隙。
在软件控制下，信令处理器每2毫秒在每一时隙上可完一到四次变换。
TS16中的信令要使用连续出现的TS16中的某些个的八位来提供两组四位信令A，B，C，D及A′，B′，C′及D′。在目前情况中，实际只用前四位。
下面将结合图12，分别说明信令处理器板的每一个功能块。
接到背面的输入信号通路的输入缓冲器包括复用器、移位寄存器、锁存器及数据选择部分。输入缓冲器从背面的传送PCM信令数据及线路信令数据的三条数据通路之一取得数据。所用信号通路的选择至少部分依赖于输出数据要到什么地方。这样，控制部分就通过使适当的“通路选择”线为低，来决定现行时隙用哪条通路。对任一时隙，PCM及线数据必须从同一通路号来。该数据然后通过串行输入/并行输出移位寄存器变成并行数据。
接背面的输出信号通路上的输出缓冲器321包含有缓冲RAM(对PCM数据为四位宽，对线路数据是16位宽)，并行输入/串行输出移位寄存器及输出分离器。
数据在背面时隙的中间，从序列发生器322装入RAM。序列发生器322利用连到块322的许多线中的一条线‘IO/PROC’，来决定RAM是否正在读出(在2Mb/s数据的IS位及O位)，或者它们是否空闲。RAM地址反映的是现正被序列发生器处理的现行时隙。
在出局时隙周期末尾，RAM地址从序列发生器地址变到时隙地址+1，并在控制部分的管理下，在时隙(n)到时隙(n+1)的转变期间，把数据锁存到移位寄存器。
PCM数据以2Mb/s移出，而线信令以4Mb/s移出。由于PCM数据用8位字，线路信令用16位字，这些字其实是并行出现的。数据被移出到缓冲器321的复用器，然后在控制部分的控制下，输出数据到适当的数据通路上。
控制部分323包括总线接口门阵，即BID(总线接口装置)电路，序列地址发生器，输出RAM地址发生器及变换算法RAM(及其相关控制电路)。
总线接口门阵决定在特定时隙应遵守什么样的处理器状态表。状态序列发生器322在序列器控制器324的管理下在总线接口定的参数内实现状态转换。状态表包含有贮存的信息，以决定信令处理器应怎样响应各种线路条件。
下面将更详尽地讨论总线接口。
状态序列发生器322通过缓冲器320从入局线路线及入局PCM通路取得数据，并产生出局线路数据及出局PCM数据，它们经缓冲器321输出。序列器控制器324产生操作序列发生器所需的全部逻辑信号。
定时器控制器325是带译码的16位计数器及选择复用器。计数器每2ms来一时钟，它译码产生5个输出。该选择复用器根据从序列发生器来的定时器选择区(部分)来选择这些信号之一，而该选择的信号决定定时计数器多长时间减1。
在它们之间，信令处理器及MUX控制器用于控制这样一些操作，比如确定送到分支部件的信息的时隙位置，以便把信息送到予期目的地。如已指出的，当包含有单音时，单音处理器也加入这些操作。
这样，控制器就从其存贮器的内容知道了哪一条低速通道(其绝大多接到用户)可用于呼叫特定目标。然后它选择一个可用时隙在设备内部使用，并分派该时隙作呼叫。这样控制器就经过总线结构的一条数据通路与能处理该呼叫的目标支分支部件相连。这些目的地及分支部件位置的细节存贮在存贮器内，所以对于分支部件的物理位置有极大灵活性。
为把呼叫接到特定目的地，控制器及信令设备一起选择该分支部件的地址及传送的合适信息通路。该地址经总线结构的信令通路送出并“呈现”给所有分支部件。每一这类部件具有一或两个总线接口装置(BID)，其每一个只响应其自己的地址。因此包括该地址的“建立”信息就被适当的分支部件的BID所响应，并且分支部件内识别了该低比特率通路的部分就使该通路生效。这些响应就使2048kb/s干线上(相应于)该呼叫的比特流部分被接到要求的低比特率通路上。
对低比特率通路发出的呼叫，某分支部件就通知控制器它有呼叫。这使控制器选择一个干线空闲时隙，此后，就与干线主叫连接相类似的方式建立连接。
注意，信令设备包括提供相应的忙信号及其它信号的装置。
系统软件安装在图1的MUX控制器1内。它具有紧密反映其支持的功能的模块结构。模块间的接口是确定好的，且有大量事件做成的高级语言用于生成目的码。
软件的主要功能框图的说明示于图13。
其MMI模块用于管理接到MUX/控制板的V24口的串行数据线和接到由TDM/PCM的备用位构成的4kb/s信道。当用手持终端来控制系统设置时，该模块产生手持终端的显示并说明对键盘的响应。
与用户的接口采用三层结构的程序菜单。高层部分在MMI模块内，而低层部分在分支指定的模块内。
后面要考虑的网管理程序以更直接的方式，实现与设备的接口，比如请求报告指定存贮器的内容，更新NVRAM中的指定字节。这通过MMI模块实现。要求改变任何状态的全部人机接口都在网管理程序内实现。
这样NMI模块可以识别并解释从网管理程序(NM)来的信息，并在需要时，对NM控制每一次存贮器处理时，产生适当的格式化的响应。
告警及监测模块检查全部接收数据，并启动相应的告警、监测或执行动作。因此，它有一个与应用有关的部分。系统支持常规的TEPLE告警接口。
总线接口模块负责汇集CIN信息及解释AS信息。
分支指定模块提供更新分支参数、从有关AS信息提取分支状态报告及在其结束时与MMI及NMI的接口等的进程。
图1所示的设备具有两条网管理通信信道，一个是图15的60，它利用上述CIN及AS总线连接的可选择速率的RS232信道。另一个是用2Mb/s PCM流中的TS16的备用位构成的4Kb/s信道61。这两个信道都采用面向字符的异步信息格式，符合DATAFO协议规范。
图15以简化的形式给出了这种装置，可看出，它可通过输入62从一智能终端，或者经另一输入63通过一简单的手持控制器对它进行远程管理。这两个输入都是RS232-V24型的。这些输入连同2Mb/s输入接到MUX控制器64。与其相关的是所谓2×2板65，它通过2Mb/s通路接到另一类似设备。该板也使控制器64接到两个信道60及61，它们通到各种(用户线等)分支板66及一NT缓冲板67。后者接到同样型号的另一本地设备，也使NT线接到同一背面的几个板之间。
从图16可看出，NT板可用作与其它类似设备间的缓冲器。这里我们有一设备架70，它包括三个同样的装置，每一个都有自己的MUX控制板PMC及NT缓冲板。最上面的一个是控制上的主设备。
这里也可看到网管理智能终端71，从它可得到用以设置各种设备的信息。它经网管理中断设备71A从终端传到传输系统72，73，从这里接到主设备的一个RS232-V24连接器。其它类似连接器从手持终端74接收信息。
设备工作所在的网可以在RS232或者TSO链路信道上接一个网管理器71，以便它们能从任一个接收信息或者对信息作出响应。在从属方式下，它不响应其目的地址与予期地址不同的信息。但是，若要求把网从TSO链路扩展到RS232或者相反，并且若设备处于主设备方式，就如架70最上面的设备那样，则设备可以对具有不同目的地址的信息作出响应。
在主设备方式下，设备遵守对具有不匹配的目的地址的信息的信息协议;然后，它把整块信息重发到网的第二部分。对通用信息，在主设备方式下，它既响应又向前传送。
与主设备方式对应的是从属方式。在从属方式中，没有信息可以继续向前传送，它只响应具有正确地址或者通用地址的信息。
网管理应用分为两大类，控制和监测。控制类可以实现设备的远程配置及配置的查询，以便用于验证的目的或者确定故障的位置。有两个主要的控制方面，分支板配置及板间通信的配置。注意，网地址是MUX/控制板的一个参数，在接入网以前，必须对地址初始化。
分支板具有的控制参数可控制硬件操作的功能等级。控制参数的例子是时隙位置、告警优先级及音频增益等。
配置好的分支板的相应参数表存贮在非易失存贮器(EEPROM)内，改变这些参数表将引起网管理系统送到该分支的工作数据的变化。
在某一分支板启用以前，它必须放入一个与之相应的参数表;初始化参数表的过程称为板的配置。分支板参数表由板在架上的物理位置来编址。该物理位置称为槽，不要把它与分支部件操作的时隙搞混了。槽要求两个字符来指定。参数表被分成电路。在某些存在逻辑划分的地方，常用电路组成参数组。一个电路常容纳与一个时隙存取部件或信道有关的所有参数。此外，还可有一些电路容纳关于告警优先级的参数，或者控制整个分支板的参数、或者复用器外部接口参数。
电路的多少及存取它们的方法与分支有关。一般来说，其电路编号从01直到板上的电路数，选项电路编号成A1，A2等，它们与板作为一整体来访问。电路号总是二个字符。
每一电路中参数的安排与分支类型有关。与一个信道有关的电路一般有互相一样的格式。每一电路的参数单独从00编号直到电路的参数减1。参数按ASC11编码的十进数编号，参数号总是用二个字符表示，不需要前导零。
分支类型由板的标识符(ID)来确定，它是由核心软件从板上读出的，并且是唯一的。ID标识了控制该板所必须使用的软件。任何软件配置可用有限数目的板类型来处理。从网的一个设备，可以得到可能的板识别符表。可以想像，对每一种板ID(表示一个板存在，并可配置在网内)，在网管理程序中就有一个与之对应的软件模块。
设备有四种总线，它包含两种数据通路，每一种用于传送与时隙有关的数据及同样的一组用于传送时隙有关的信令。为建立两个时隙存取部件间的电话连接，必须使这两个部件在同一总线的同一时隙内工作，但沿相反方向。这个三参数组称为信道的时隙分派。有一种标准形式，其中，时隙分派表示给时隙存取部件，该部件可以灵活地使用总线、方向和时隙(并它们都完全灵活)。时隙分派的格式是BBXX，其中
(a)B是总线号，其取值为空格式O(它们等效)，1，2或3。
(b)D是方向，其取值为T或R。方向＝T作为标准分支，R是作为MCC(MUX控制器)。
(c)XX是时隙，其值在00到31之间。时隙值00是无效时隙分配。
对任何时隙分派，可能确定哪个物理信道是有效的，并从这个信息，可能修改时隙分配。也可以这样来划分数据通路，使有多组16通路可供使用。每一组的时隙分派是独立的，不能通过背面把一组的电话或信令传到另一组。在此情况下，数据通道组称为系统。MUX控制器可控制多达四个系统，它们称为系统0到系统3。标准设备只有一个系统，它是系统0。
设备的监测关系到取得并维持一有效告警表。可能的告警表是随配置变化的，所以，有效告警表具有不同的长度及格式。因此，有效告警指告是通过发送到设备一个告警说明符并接收该告警的状态或者接收回过来的下一告警的说明符来实现的。一旦某告警在表中出现两次，或者告警说明符重复，则已读回了一个完整的有效告警表。
告警说明符包括告警的物理位置(槽)，也包括告警号，它以两位ASC11编码的十进数字从00到99表示。若用告警号00作为““询问下一告警”的说明信息，那么就强制用指定槽的告警号01开始检索。
许多使用的信息类型没有详细列出。但是，信息主体以一信息分类字符及子分类打头。信息类型包括(ⅰ)“你在那里吗？”，它检查网是否可使用，并且只在某前时期没有业务送到该结点时才能用于检查。返回信息包括设备的核心软件号。
(ⅱ)串行链路测试，用于使无效结点再有效。若它被一有效设备收到，则不产生动作。但若它达到一个无效结点，它要等待直到正确收到五个这种信息时，信道才宣布有效。因此，无效信道不会响应。
也有请求网状态、请求时隙分派等的信息。
采用了差错监督，若发现一个差错，就请求重复。
图14给出了简单的设备整个控制软件的结构。
每一系统，不管分支类型用什么配置，在其MUX控制器EPROM内都有一个“核心”系统软件。该软件用于驱动低层硬件并完成复用/分离功能及时隙分派。系统软件核心实际上被分支持定软件层包围着，并且随着附加分支软件外围包的加入而增加。其全部在EPROM内，它装有全部前述软件包以及最新的专为新分支设计的软件。若用户希望得到最新的板，但其EPROM装入的是早先生成的软件，只要取下老EPROM，代之以最新生成的EPROM即可。
权利要求
1.处理时分复用方式的数字数据的数据传输设备，它包括一设备架，该架有许多绝缘材料用以承载共用总线结构，并且设备架有许多连接装置，这样可以接入许多电路部件并与总线结构相接，其中(a)设备还有一个控制部件，它可以插到总线结构的一个连接装置上(b)总线结构装有许多条并行电气电路道，每一条提供一个总线导体；(c)当设备启用时，分支部件要插入至少某些连接装置上，这样就可在控制部件与插入的分支部件间进行通信；(d)分支部件可以有不同的类型，以提供不同的用户业务，每一部件都有其自己的地址；(e)控制部件起到设备与至少一条高速入局/出局干线间的接口的作用，而分支部件提供所述用户业务与用户线间的接口；(f)控制部件根据需要可建立高速干线上的信道(对这些干线来说，控制部件是一个接口)与设备工作时存在的分支部件间的连接，控制部件与这样的其它部件间的连接受当前总线结构上发送信息的影响，每一种这样的信息用送往的那个部件的地址来编址。
2.包含一个控制部件及一个或更多分支部件的数据传输设备，所述部件通过共用总线结构上各自的总线导体来互连，全部所述部件都接到公共总线结构上，通过总线结构的全部传输都是数字的，其中(a)控制部件提供给该设备至少一条高速入局及出局干线接口，而所述分支部件提供一个或更多较低或等速率数字通路或者一个以上模拟信道的接口，其数据通路包括到用户站的通路;(b)互连控制部件及分支部件的总线导体被分配成时隙，以便建立所述高速干线与分别信息通路或信道之一间的连接，其中，这种连接可根据所需带宽被指派为一个或多个时隙，这种时隙分派在控制部件的控制下实施;(c)所述分支部件可处理不同的用户业务，这些业务可要求不同的带宽;(d)控制器包括存贮装置，其中存贮着时隙及到分支部件的用户业务的总线导体的现行分配的细节。
3.权利要求
2所述的设备，其中公用总线结构包括一印刷电路板，它上面有许多线道，每个作为总线导体的一个，并且，其中的控制部件及分支部件，每一种包括至少一个印刷电路卡，这些板与共用总线结构成直角按放。
4.如权利要求
3所述的设备，其中，总线结构板位于设备架的背面，架上有导轨以插入所述电路卡，并且，每一所述卡的内端有一插头式连接器，它可插到(总线)板上的插座式连接器内。
5.能处理时分复用方式的数字数据的数据传输设备，它包括一个控制部件及一或多个分支部件，所述部件经一公共总线结构相互连，这些部件连到共用总线上，所有经过总线结构的总线导体上的传送及信令都是数字的，其中(a)共用总线结构包括一电路板，该板上有许多平行的电气电路道，每一道构成该结构的总线导体之一;(b)控制部件及每一分支部件都包括至少一个印刷电路板，这些板的安装实际上与共用总线结构相垂直，并通过连接器偶合到总线上;(c)控制部件起至少一条高速入局/出局干线与该设备的接口的作用，而每一所述分支部件提供了对一条或多条较低速信息通路的接口，该较低速通路包括到用户站或到模拟信道的信息通路;(d)互连控制部件及分支部件的总线结构的总线导体被分成TDM时隙，以实现所述高速干线分别与所述通路或信道之一间的连接，其中，根据要求的带宽，可分派一个或多个时隙来实现这种连接，对隙的分派在控制部件的控制下实现;(e)所述分支部件可处理可能需要不同带宽的不同用户业务;(f)控制部件包括存贮装置，其中贮存给所述用户业务分派的时隙及共用总线结构的总线导体现行分派的细节;(g)控制部件控制所述高速干线上的TDM信道与所述较低速通路上的TDM信道间的连接的建立。
6.权利要求
5所述的设备，它包括一个背面板结构，安装在后面并且与所述电路板平行，它提供了从背面接近所述电路板的可能。
7.数据传输设备，它包括一个复用控制器(它接有至少一条高速〔比如2048Kb/s〕干线连到远端设备);多个分支部件，每个可存取较低速(比如64Kb/s)信息通路、或者高速信息通路、或者模拟信道，这些信息通路或信道可包括到用户设备的信息通路;一共用总线结构，它有一组电导体形成信息通路网以传送通信数据及信令数据;以及连接装置，它使所述控制部件及所述分支部件接到总线结构上，这样信息通路就使控制部件和分支部件互相连接，其中，控制部件控制从所述各通信数据高速干线上的比特流中的提取操作及其到适当的分支部件的数字通路或模拟信道中的路由，所述路由选择是由确定总线结构的信息通路上以及分支部件到信息通路或信道的特定时隙来实现的，控制器包括存贮装置，其中贮存着所述时隙分派的详细情况，控制器和分支部件都是模块，它们都可插入设备架，该架的背面装有所述总线结构，这些模块经连接器接到总线结构上，并且所述分支部件可插到架上许多不同位置中的任何一个，而时隙分配在复用控制器的控制下实现。
8.权利要求
7所述的装置，其总线导体有几对总线用于传送数据，从控制部件看(以它为基点)，它有单独的发送及接收通路。
9.如权利要求
8所述的装置，其时隙的分派是由控制部件在所述总线导体上的指派的时隙内发送信息到分支部件来实现的，而该时隙是分派给该分支部件的，并且所传信息包括有通到目标部件的分支部件的地址，分支部件只响应其自己的地址。
10.权利要求
9所述的装置，其中，总线结构有一个或多个总线导体不与控制部件相连，这些导体与二个或更多分支部件相连，可用于分支部件间的通信。
11.如权利要求
7所述的装置，其中，所述部件的连接可通过这些板的外缘，即机架前部来实现。
12.处理时分复用方式的数字数据的数据传输设备，它包括一个控制部件(它包括连接处理装置)，一个或多个分支部件，至少一个为所有分支部件服务的附加处理部件以及与所有上述部件相连的共用总线结构，它使这些部件相互连，其中(a)控制部件起至少一条高速入局/出局干线对设备接口的作用，而所述分支部件的作用就象是对一个或更多其它数据通路的接口，该其它信息通路可包括能对用户站或模拟信道进行存取的较低速通路;(b)该或者每一附加处理部件处理数据使之适合于建立连接或者通过该设备建立连接，这些数据是附加到所述连接的信息内室上的;(c)该或者每一所述附加处理部件实现所述处理的方法是监测总线结构以搞清与连接有关的数据或其它信息;(d)该或者每一所述附加处理部件响应所述监测的结果以产生进一步的数据或其它信息，这些信息以与有关连接适合的方式加到总线结构;(e)该或者每一所述附加处理部件在其自己软件的控制下实施所述监测和产生。
13.权利要求
12所述的设备，其中，附加处理部件，或者所述部件之一处理与通过设备进行的连接有关的信令。
14.权利要求
12所述的设备，其中，附加处理部件或者该部件之一处理呼叫单音的生成，它也处理对已呈现在总线结构上的单音的识别。
15.权利要求
12所述的设备，其中有两个附加处理部件，所述附加处理部件的第一个处理与通过设备进行的连接有关的信令，该第2个附加处理部件处理呼叫单音的产生，它也处理已呈现在总线结构上的单音的识别。
16.权利要求
12所述的设备，其中分支部件特性的建立是通过由网管理源送到这些部件的适当信息来实现的。
17.权利要求
16所述的设备，它有两个连接信道把所述信息从控制部件传到其它板，一个是使用总线结构两条单独总线的高速全双工信道，第二个是使用总线结构的一条总线的低速半双工信道。
18.包括多个如权利要求
17所述的设备的数据传输系统，其中，一个该设备是主设备，其余是从设备，所有设备的信息都送到主设备，再从主设备送到从设备，并且相反方向的信息以类似的方式反方向传送。
专利摘要
称为一级数字复接的数据传输设备由一印刷电 路板上的平行线做成的总线结构组成，装在印刷板 上的电路单元以直角装在总线结构上。电路单元包 括一控制部件，称为核心装置部件，作为一条或多 条2Mb/s干线的接口，分支部件可接到用户及其 它出口。描述了用一个或多个该PDMX设备的各 种网，设备的信令及控制装置采用信令处理器及单 音处理器。信令处理器监测总线上的信号及线路条 件并发出适当信号。单音处理器以类似方式工 作。
文档编号H04Q11/04GK87100361SQ87100361
公开日1987年8月5日 申请日期1987年1月20日
发明者德里克·布伦·沃特斯, 迈克尔·詹姆斯·塞克斯顿 申请人:标准电话电报公共有限公司导出引文BiBTeX, EndNote, RefMan