专利名称：用来检测异步传输方式接收包超时的方法和设备的制作方法
技术领域：
本发明涉及到一种用来在一个ATM(异步传输方式)通信控制器中为了接收在ATM网络中形成为ATM单元的包而检测接收包超时的方法和设备。
在一个B-ISDN(宽带ISDN)数字信息多路传输系统中的ATM(异步传输方式)允许根据要传输的信息量有效地处理，因为传输操作不需要与网络的比特率同步。因此ATM广泛地应用于高速、宽带通信服务。
图1显示一个ATM网络的结构，其中包括一个通过一组ATM交换22a至22c用来连接一组ATM终端21a至21c到一组ATM服务器20a和20b的ATM通信控制器。注意标号23a至23f表示一些形成为ATM单元的包。
在每个ATM通信设备的发送一边，如图2所示，一个包被分离为一些每个单元由一个5个字节的字头和一个48个字节的有效字节组成的ATM单元。然后这些ATM单元经过一条线路传送。每个ATM单元含有一个用于区别虚拟连接被称作VPI/VCI的编号。利用这些编号，可以实现在发送终端与接收终端之间每个单元的通信。
在这样一个ATM网络中，在一个给定连接中包的单元因为一些线路或设备的不正常可以延时或取消传送。在这种情况下，所有ATM的单元可以不到达接收端。由于这个原因，必须对ATM包的超时进行检测以终止对此连接的处理。
例如，如“本地ATM SAR芯片(NEASCOT-S10)μPD98401的‘用户手册’”描述，在一个ATM通信控制器的接收一边，对于这样一个ATM接收包的常规超时检测部分是用于确定重新组装ATM单元到一个包所需的时间，在硬件的监视器监视所用的监视时间是否已经超过了允许的时间，并且在检测过程中通知超时的上层。
图3是一个显示ATM通信控制器结构例子的方框图。
ATM通信控制器由一个具有ATM物理层功能的器件PHY28；一个用来基于在接收的ATM单元的字头中VPI/VCI值执行接收确定，执行对一个VPI/VCI识别编号的变换(此后称作VC)，检测各种类型错误，以及重新组装ATM单元到一个包的SAR(分离和重装)接收部分24；一个执行发送包的ATM单元分离和发送单元速率控制的SAR发送部分25；一个存储在SAR接收部分24和SAR发送部分25中使用的各种信息(既，DMA的地址和第一单元的标志)的控制存储器27；以及一个相对于系统总线31被连接的SAR接收部分24、SAR发送部分25、CPU29、和系统存储器30用来执行接口控制的DMA控制器26等组成。
在接收到一个单元时，SAR接收部分24检查字头中的VPI/VCI的值。被接收承认的接收单元有效负载由DMA控制器26读取并且经过系统总线31DMA-传送到系统存储器30。
图4是一个显示常规ATM接收包超时检测设备的结构方框图。
ATM接收包超时检测设备包含在SAR接收部分24内。这个设备包括一个用来设置允许超时时间的T1寄存器16，一个用来存储用于接收最早启动的VC的启动时间的TS寄存器17，一个用来加T1寄存器16的值到TS寄存器17的值的加法器10，一个具有与系统总线31提供的系统时钟19同步的增量计数器7的定时器部分6，以及用来比较加法器10输出的值与定时器部分6的计数器值的比较器18。
控制存储器27被分为几个VCs单元的区域。每个VC信息都存在一个对应的区域(以后称作VC表)。在VC表15a到15c的每个中与超时检测有关的参量都包括用于进行超时检测和连接相应的VC到连接表的正位、一个包的接收启动时间，即该包的第一个单元的到达时间(TS)、和用来形成连接表的向前/向后的指针(EP/BP)。
SAR接收部分24还包括用来分离一个接收单元的字头和有效字节的字头/有效字节分离部分11，一个用来变换从接收单元字头提取的VPI/VCI到一个相应VC的VPI/VCI-VC变换器，以及一个用来直到执行DMA为止存储接收单元的有效字节的接收数据FIFO(先进先出)13。
下面将描述图4所示常规超时检测设备的工作。
接收包的超时通过利用对应表中的向前/向后指针(FP/BP)形成一个连接表进行检测的。在这些指针中，使接收早启动和使接收晚启动的VC编号都分别被存储。
当接收一个单元时，E位从对应于接收VC的VC表中读出。如果该E位被置位和该单元是一个新包的字头，则接收VC被写在对应这个VC的VC表的TS区域中同时定时器部分6在这个时间点的计数值被认为是当前时间。例如，如果这个连接表没有VC，该接收VC在这个时刻写在TS寄存器17中。在VC表中的指针更新后，这个VC被加到连接表的末端。即，“最早启动接收的VC”总是在连接表的表首，而“最晚启动接收的VC”被连接到连接表的末端。
如果该包的最后一个单元在对T1寄存器16设置的超时允许时间内到达，则相对应VC和VC前后的指针被更新，并且这个指针从连接表谁移走。例如，如果“最早启动接收的VC”被从连接表中删除，TS寄存器17用要连接的下一个接收起始时间重写。
因此一个超时首先从连接表表首的VC检测出来，即，“最早启动接收的VC”。由于这个原因，相加器10通过把这个写在TS寄存器17的VC的接收起始时间与设置在T1寄存器16中的超时允许时间相加所获得的值被输入比较器18的输入端A，同时定时器部分6描述当前时间的计数值被输入到比较器18的输入端B。通过比较这两个值检测超时。如果到比较器输入端A和B的输入是彼此相等，则一个超时从“最早启动接收的VC”中检测出。
然而，在上述常规检测设备中，超时检测不能够根据单元速率或每个VC中包的长度进行。假设在如图4的结构中，经过各个VC合适接收包后用于重新组装所需的时间周期对于Vci是2毫秒，对VCj是4毫秒，以及对VCk是8毫秒。在这种情况下，超时允许时间必须设置为8毫秒。因此，即使通过VCi接收一个包用5毫秒，也不会检测到超时。此外，即使一个单元实际上从VCi抛弃并且接收没有完成，在8毫秒的间隔以前也不能够检测到超时。即，精确的超时检测不能够在VCs的单元执行。
这是因为对于相应一组VCs的一个接收包仅有一个值可以设置为超时允许时间。
本发明已经考虑已有技术的上述问题，目的是提供一种在包重新组装期间能够精确地执行在接收VCs单元中超时检测的方法和设备，即，根据ATM接收控制器中每个接收VC的单元速率和包长度，第一单元的接收和最后一单元之间的时间间隔。
为了达到上述目的，根据本发明的第一基本方面，提供一种包含采用一个CAM(存储信息可寻址存储器)检测ATM接收包超时的ATM接收包超时检测方法。
为了达到上述目的，根据本发明的第二个基本方面，提供一种ATM接收包超时检测设备，该设备包括(a)一个由用来根据写/查找方式切换输入数据的选择器、一个寄存超时检测时间的单元阵列、一个从接收的VC中解码该单元阵列内容的读/写地址的地址解码器、以及一个基于单元阵列的输出用于输出一个符合信号和一个符合地址的优先权解码器等组成的CAM,(b)一个写/查询方式切换部分，(c)一个具有与系统总线提供的系统时钟同步增量计数器的定时器部分，以及(d)一个用来将每个VC的超时允许时间与计数部分的计数值相加的相加器。
根据本发明，在每个接收VC中可以进行超时检测的一位和对于接收包的超时允许时间都是可以设置的，在VCs的单元中，在每个区域中存储对应的VC信息。
从各个方面明显看出，本发明的第一个作用是根据每个接收VC的单元速率和包长度能够在VCs单元中精确地执行ATM包的超时检测。这是因为对一个ATM接收包的超时允许时间可以在接收VCs的单元中设置。例如，如果经过各个VCs对包的合适接收后重新组装所需时间的周期分别对Vci是2毫秒，对VCj是4毫秒，和对VCk是8毫秒，对于各个VCs的超时允许时间可以分别设置为2毫秒，4毫秒，8毫秒。
本发明的第二个作用是因为超时检测部分使用了CAM，所以超时检测部分的电路尺寸能够做的小。
基于参照下面的详细描述和所提实施例的附图以及结合采用图解例子显示的本发明原理，本发明上述的以及其它的目的，特点和优点对于那些技术熟练的人将变得更清楚。
图1描述了应用本发明和已有技术的ATM通信设备形成的ATM网络系统方框图；图2A至2C是描述如何分解一个包到ATM单元的方框图；图3为应用本发明和已有技术的ATM通信设备的实例方框图；图4显示一个常规超时检测设备结构例子的方框图；图5显示根据本发明的第一实施例超时检测设备的结构的方框图；图6描述了图1中本发明的第一实施例的工作流程图；图7显示了根据本发明的第二实施例超时检测设备的结构方框图；下面将参照附图描述本发明的几个实施例。
图5为根据本发明的第一实施例的超时检测设备方框图。
图5中所示的ATM接收包超时检测设备是安装在图3中ATM通信控制器的SAR接收部分24中。这个设备由一个用来根据写/查找方式切换输入数据的选择器构成的CAM1、一个寄存超时检测次数的单元阵列3、一个从接收的VC中解码该单元阵列内容的读/写地址的地址解码器4、以及一个基于单元阵列3的输出用来输出一个符合信号和一个符合地址的优先权解码器5、一个写/查询方式切换部分9、一个具有与系统总线31提供的系统时钟19同步增量计数器7的定时器部分6、以及一个用来将每个VC的超时允许时间与定时器部分6的计数值相加的相加器10等组成。
控制存储器27分为一些VCs单元的区域以在每个区域存储VC信息。在VC表14a到14c中与超时检测有关的参数都包括用于使能进行超时检测的E位和对一个接收包的超时允许时间(T1)。
SAR接收部分24还包括一个用来分离一个接收单元的字头和有效字节的字节/有效字节分离部分11，一个用来变换从接收单元字头提取的VPI/VCI到相应的VC的VPI/VCI-VC变换器12，以及一个用来存储接收单元的有效字节直到执行DMA的接收数据FIFO13。
下面将描述本实施例的工作。
在本发明中，接收包的超时用CAM来检测。CAM是一个存储信息可寻址的存储器。当存储在单元阵列的数据与以一个查询模式输入的数据符合时，该存储器与一个符合信号一起输出该数据存储的地址。
图6是描述第一实施例工作的一个流程图。
当SAR接收部分24接收一个单元时，E位和超时允许时间都从存储在控制存储器27的VC表中读出并与接收VC相对应(步骤S2和S3)。如果确定E位是没有置位(步骤S4)，接下来等待接收一个单元。如果E位被置位，则检查该接收单元是否是该包的最后一个单元(步骤S5)。如果接收单元是最后一个单元，即在超时允许时间内已经到达的包的最后一个单元，CAM1就切换到写方式(S11)。然后单元阵列3中的E位被清除，并且这个VC中的超时检测结束(S12)。如果接收单元不是最后一个单元，再检查是否是第一个单元(步骤6)。如果接收单元不是第一个单元，接下来再等待接收一个单元。如果接收单元是第一个单元，CAM1就切换到写方式(S7)。然后，超时检测时间，即将第一单元的接收时间(TS)与超时允许时间(T1)相加所获得的值和E位都寄存在CAM的单元阵列3中(步骤S8)。然后CAM1切换到查询方式(步骤S1)。
在CAM1的查询方式中，由将“1”加到定时器部分6表示当前时间计数值的最高有效位而获得的值以查询方式输入。该值用于避免在单元阵列中E位清除后的重复检测。如果输入查询方式符合寄存在单元阵列3中的超时时间，这就意味着在VC中对应于复合地址的一个超时被检测到(步骤S9和S10)。如果检测到一个超时，CAM1就切换到写方式(S11)。然后单元阵列3中的E位被清除，并且这个VC中的超时检测完成(S12)。
在本发明的第一实施例中，因为用于各个VCs接收包的超时允许时间(T1)可以在控制存储器27的VC表14a到14b中置位，超时检测能够根据每个VC中单元速率和包的长度在VCs单元中精确地执行。此外，因为CAM可以使用，集成是很容易的使超时检测电路的电路尺寸减小。
图7是一个根据本发明的第二实施例的超时检测设备方框图。
参照图7，这个实施例包括一个用来选择从系统总线31提供的系统时钟19的选择器32并从一个k-频率分频电路33，一个m-频率分频电路34，以及一个n-频率分频电路35(K、M和n为正整数)输出。定时器部分6的计数值与选择器32的输出信号同步增加。第二实施例其余部分与图5所示第一实施例的是相同的。
在低速率或长包时完成接收一个包要花时间。由于这个原因，如定时器部分6的计时器7、CAM的单元阵列3、以及每个VC表中超时允许时间区域的比特宽度都必须增加。例如，如果这些区域的比特宽度是16比特，系统时钟19是33MHz，一个单元时间是30ns，而最大允许超时检测时间是2ms。即，对于一个包需要10ms才能接收完成的超时检测是不能够实现的。因此，要实现超时检测，每个区域的比特宽度必须增加3个比特。
在第二实施例中，因为能够利用每个分频电路和计时器分辨率选择码来分频系统时钟19获得的信号增加定时器部分6的计数值，一个单元时间能够加长。这就消除了针对在低速率或长包情况下接收包时对每个区域增加比特宽度的需求。当一个需要10ms才能接收完成的包被接收时，超时检测能够通过用6分频系统时钟19获得的选择信号实现。
除了第一实施例的效果外，第二实施例也能够解决低速率或长包的包接收，因为计时器部分的增加单元时间可以通过分频系统时钟而加长。更进一步，第二实施例能够减小诸如计时器部分中计数器区域宽度、CAM的单元阵列，和每个VC表中的超时允许时间区域的比特宽度。
权利要求
1．一种ATM接收包超时检测方法，其特征在于包括利用ATM通信控制器接收一边的CAM来检测一个ATM接收包的超时。
2．根据权利要求1所述的一种方法，其特征在于每个接收VC中能进行超时检测的一个位和用于接收包的超时允许时间都可在VC的单元内(存储每个接收VC信息的区域内)被设置。
3．一种ATM接收包超时检测设备包括(a)一个由用来根据写/查找方式切换输入数据的选择器、一个寄存超时检测时间的单元阵列、一个从接收的VC中解码该单元阵列内容的读/写地址的地址解码器、以及一个基于所述单元阵列的输出用于输出一个符合信号和一个符合地址的优先权解码器组成的CAM；(b)一个写/查询方式切换部分；(c)一个具有与系统总线提供的系统时钟同步增量计数器的定时器部分；以及(d)一个用来将每个VC的超时允许时间与计数部分的计数值相加的相加器。
4．根据权利要求3所述的设备，其特征在于所述设备还包括分频系统时钟的部件和为了增加所述计时器部分的计数值依据外加的时间分辨率选择码来选择一个信号的选择器，并且能够控制所述计时器部分的单位时间。
5．一个ATM通信控制器，其特征在于包括根据权利要求4定义的所述超时检测设备。
6．根据权利要求5所述的控制器，其特征在于还包含由多个VC表构成的控制存储器，在VC表中，用于在接收VC中进行超时检测的位和用于接收包的超时允许时间被存在VC单元中。
全文摘要
在一种ATM接收包超时检测方法中,ATM接收包的超时是采用ATM通信控制器的接收边的一个CAM来检测的。一个ATM接收包超时检测设备包括一个CAM、一个写/查询方式切换部分、一个计时器部分、和一个相加器。该CAM是由选择器,一个寄存超时检测时间在内的单元阵列,一个地址解码器,以及一个优先权解码器构成。计时器部分有一个与从系统总线边提供的系统时钟同步增加的计时器。相加器用于将每个VC的超时允许时间与计时器部分的计数值相加。
文档编号H04Q11/04GK1213916SQ9811767
公开日1999年4月14日 申请日期1998年9月7日 优先权日1997年9月8日
发明者大金祥二 申请人:日本电气株式会社