专利名称：视频解码的数字信源解码器的制作方法
技术领域：
本发明涉及一种数字视频解码器。特别涉及一种用于SDTV(数字标准清晰度电视)或HDTV(数字高清晰度电视)的视频解码的数字信源解码器。
数字信源解码器是数字视频领域中应用的重要设备，而视频解码又是数字信源解码器的核心部分，因此实现视频解码是该领域发展的热点之一。目前，数字视频领域的通用国际标准是MPEG-2标准。由ISO/IEC IS 13818文件描述。在MPEG-2标准中，对视频解码的句法结构只有一些功能性的概括介绍，而没有提供全部具体算法和硬件设备。为此，有必要根据标准中所规定的各项解码功能及器件条件确定算法和提供视频解码的数字信源解码器。
本发明的目的是提供一种用于SDTV或HDTV的视频解码的数字信源解码器，并使它完全符合MPEG-2标准，适用于该标准所规定的各种型(Profile)和级(Level)。
根据上述的目的，本发明的视频解码的数字信源解码器由解码复用单元、系统控制单元、核心解码单元、显示缓冲单元、后处理单元等组成，其核心解码单元作为视频解码单元，它包括数据缓存器，用于调整输入的视频码流；变长解码器，它采用并行解码结构，用于对数据缓冲器输出的串行码流进行变长解码；游程解码器，接于变长解码器的输出，用于完成游程解码；系数产生器，用于在解码后恢复出帧内直流系数和其它系数，并进行反量化；宏块存储器，用于按照一定扫描顺序把反量化后的帧内直流系数和其它系数写入其中；IDCT电路，用于IDCT运算；运动矢量产生器，用于根据变长解码后的数据算出运动矢量值；解码控制器，用于根据运动矢量值产生读参考帧存器的地址，由此地址得到参考数据，并且它还用于控制核心解码单元的整个解码进程；运动补偿电路，将输入的参考数据先经半像素处理得到真正的参考值，与IDCT输出数据一起进行运动补偿计算，最终得到YUV数据，送到显示缓冲单元，以供显示；参考帧存器，当核心解码单元输出视频YUV数据时，如果前帧是I帧和P帧，则被写入其中，作为随后的P帧或B帧的预测帧。
本发明具有下列优点1、本发明将MPEG-2标准中复杂的视频解码过程进行了科学的功能划分，使得整个解码流程结构清晰，数据交换简单合理。
2、经过科学划分的各结构单元内部功能明确，实现方法完全符合MPEG-2标准规定。
3、本发明中的解码控制器是整个系统实现的关键，它通过自身产生的各种严格的时序信号和控制信号对整个解码流程进行同步控制；同时，由可编程逻辑器件和外加存储单元内的微码组成的句法分析器，使得整个解码进程完全按照MPEG-2标准的规定进行，而且也使得解码流程更容易控制和修改。
4、本发明中的帧内直流系数产生器和运动矢量产生器实现了视频解码过程的差分解码，两组预测器设计合理，便于控制和硬件实现。
本发明的上述目的和其他特点在参照各附图和具体实施例的详细描述中将变得更为清楚。其中
图1表示视频解码的数字信源解码器的方框图；图2表示本发明的核心解码单元的方框图；图3表示本发明的核心解码单元的帧内直流系数产生器的方框图；图4本发明的核心解码单元的运动矢量产生器的方框图；图5表示本发明的第一实施例的视频解码的数字HDTV信源解码器的方框图；图6表示本发明的第二实施例的视频解码的数字SDTV信源解码器的方框图。
参照图1和图2，对本发明的视频解码的数字信源解码器予以描述。在图1中，本发明的视频解码的数字信源解码器由解复用单元1、系统控制单元2、核心解码单元3、显示缓存单元4、后处理单元5等组成。其中核心解码单元3作为视频解码单元。在图2中，本发明的核心解码单元3包括数据缓存器21、变长解码器22、游程解码器23、系数产生器24、宏块存储器25、IDCT电路26、运动矢量产生器27、解码控制器28、运动补偿电路29、参考帧存器30。
根据上述单元划分，输入的视频码流经数据缓存器21调整后，先被送入变长解码器22和游程解码器23。它们的主要功能是对串行码流进行变长解码和游程解码，并将解码后的数据分别送到系数产生器24和运动矢量产生器27。变长解码器22采用并行解码结构，在一个工作时钟周期内可以解出一个码字，且无论这个码字有多长。并行结构的变长解码器22由两个输入寄存器、一个Barrel Shifter、一个存有码字长度的查表电路和一个累加器组成。游程解码器23接在变长解码器22的输出，完成游程解码的功能。游程解码器23由多个比较器、多路器和寄存器组成，其输出送到系数产生器24。
变长解码和游程解码后的数据被送入系数产生器24，由系数产生器24恢复出帧内直流系数和其它系数。系数产生器24由两部分组成一是帧内直流系数产生器，二是其它系数产生器。
图3表示本发明的核心解码单元的帧内直流系数产生器的方框图。如图3中，帧内直流系数产生器根据变长解码器22解出的信息，(如dct-dc-size、dct-dc-differential)和一些解码参数(如intra-precision)恢复出帧内直流系数的差值，然后再将差值与相应的帧内直流预测器内的值相加，最终得到帧内直流系数。其它系数产生器是用来恢复除帧内直流系数以外的那些系数，其主要完成对游程解码器23输出的其它系数进行反量化运算。在反量化运算过程中，所使用的W(w)(v)(u)由系数所对应的行和列经过查表得到；而quantiser-scan则由从码流中解出的码字quantiser-scale-code经过查表得到。
由系数产生器24输出的帧内直流系数和其它系数按照一定的扫描顺序写入宏块存储器25。经过宏块存储器25调整后的数据再被送入IDCT输出的数据直接送入运动补偿电路29。核心解码单元3中有两个宏块存储器，其读写是按宏块解码周期交替进行的。宏块存储器25的作用是实现反扫描转换和帧/场自适应的IDCT运算。
与此同时，运动矢量产生器27将根据变长解码后的数据计算出运动矢量值。运动矢量值的计算分为两个步骤一是计算运动矢量的差值delta，二是进行差分解码。运动矢量产生器27首先根据变长解码器22解出的motion-code和motion-residual，以及解码参数f-code的值，按照MPEG-2标准中所规定的方法，计算出运动矢量的差值delta。然后再计算出的delta值与相应的运动矢量预测值相加，从而得到真正的运动矢量值，同时更新相应的预测器。随后，解码控制器28根据计算出的运动矢量值产生读参考帧存器30的地址，由此地址得到的参考数据被送至运动补偿电路29。运动矢量产生器的方框图如图4所示。
在运动补偿电路29中，参考数据先经过半像素处理得到真正的参考值，然后根据具体情况，与IDCT输出数据一起进行运动补偿计算，最终得到视频YUV数据。核心解码单元3输出的视频YUV数据，一方面被送到显示缓存单元4，以供显示另一方面，如果当前帧是I帧或P帧，由它们同时也将被写入参考帧存器30，作为随后的P帧或B帧的预测帧。
在核心解码单元3中，整个解码进程都由解码控制器28来控制。解码控制器28包括同步控制器和句法分析器两部分。同步控制器主要负责对各解码电路的同步控制。它以解码时钟为基础产生一系列的固定时序(包括Slice、宏块、块、IDCT时序及与各种头部信息有关的时序)，然后根据这些固定时序产生各种同步信号，并送到相应的解码电路，从而实现对视频解码各电路的同步控制。句法分析器与变长解码器22一起，对码流数据进行句法分析，并将解出的解码参数提供给各解码电路，同时还提供各种解码所需的控制信号。本方案中的句法分析器由可编程逻辑器件和一些外加存储单元组成，它能完成MPEG-2标准中所包含的全部指令，如测试、跳转、分支、条件、赋值、等待、循环等；而且执行所有指令的时间都只有一个解码时钟周期，这样它很容易和各解码电路同步。在外加存储单元中存有依据MPEG-2和硬件解码过程设计的微码，通过修改这些微码可以改变解码程序的流向，从而控制视频解码器3的解码进程。
图5表示本发明的第一实施例的视频解码的数字HDTV信源解码器的方框图。在图5中，其中核心解码单元3首先把输入视频码流用数据缓存器51加以调整，并根据各种解码参数进行变长解码和游程解码，然后根据解码后的数据分别进行IDCT系数和运动矢量值的计算。一方面，核心解码单元3中的系数产生器54根据变长解码和游程解码后的数据，恢复出帧内直流系数和其它系数，并进行反量化，然后将反量化后的数据按照一定的扫描顺序写入宏块存储器55。经过宏块存储器55调整后的数据再被送入IDCT电路56，最后，IDCT输出的数据进入运动补偿电路59。另一方面，核心解码单元3中的运动矢量产生器57根据变长解码后的数据，计算出运动矢量的差值，并与运动矢量预测器的值相加，得到真正的运动矢量值。随后，核心解码单元3中的解码控制器58根据运动矢量值产生读参考帧存器60的地址，由此地址得到数据被送到运动补偿电路59。在运动补偿电路59中，参考数据先经过半像素处理得到真正的参考值，然后根据具体情况，与IDCT输出数据一起进行运动补偿计算，最终得到视频YUV数据。核心解码单元3输出的视频YUV数据，一方面被送到显示缓存单元4，以供显示；另一方面，如果当前帧是I帧或P帧，则它们同时也将被写入参考帧存器70，作为随后的P帧或B帧的预测帧。
图6表示本发明的第二实施例的视频解码的数字SDTV信源解码器的方框图，在图6中，核心解码单元3首先把输入的视频码流数据缓存器61加以调整，并根据各种解码参数时进行变长解码和游程解码，然后根据解码后的数据分别进行IDCT系数和运动矢量值的计算。一方面，核心解码单元3中的系数产生器64根据变长解码和游程解码后的数据，恢复出帧内直流系数和其它系数，并进行反量化，然后将反量化后的数据按照一定的扫描顺序写入宏块存储器65。经过宏块存储器65调整后的数据再被送入IDCT电路66，最后，IDCT输出的数据进入运动补偿电路69。另一方面，核心解码单元3中的运动矢量产生器67根据变长解码后的数据，计算出运动矢量的差值，并与运动矢量预测器的值相加，得到真正的运动矢量值。随后，核心解码单元3中的解码控制器68根据运动矢量值产生读参考帧存器70的地址，由此地址得到参考数据被送至运动补偿电路69。在运动补偿电路69中，参考数据先经过半像素处理得到真正的参考值，然后根据具体情况，与IDCT输出数据一起进行运动补偿计算，最终得到视频YUV数据。核心解码单元3输出的视频YUV数据，一方面被送到显示缓存单元4，以供显示；另一方面，如果当前帧是I帧或P帧，则它们同时也将被写入参考帧存器70，作为随后的P帧或B帧的预测帧。由于SDTV的输入码率低于EDTV，因此SDTV信源解码器各功能单元的工作频率也都低于HDTV。
总之，本发明的视频解码的数字信源解码器既可以用于数字高清晰度电视(HDTV)又可用于数字标准清晰度电视(SDTV)。
权利要求
1.一种用于SDTV或HDTV的视频解码的数字信源解码器，该解码器由复解用单元、系统控制单元、核心解码单元、显示缓冲单元、后处理单元等组成，其特征在于，其核心解码单元作为视频解码单元，该单元包括数据缓存器，用于调整输入的视频码流；变长解码器，它采用并行解码结构，用于对数据缓冲器输出的串行码流进行变长解码；游程解码器，接于变长解码器的输出，用于完成游程解码；系数产生器，用于在解码后恢复出帧内直流系数和其它系数，并进行反量化；宏块存储器，用于按照一定扫描顺序把反量化后的帧内直流系数和其它系数写入其中；IDCT电路，用于进行IDCT运算；运动矢量产生器，用于根据变长解码后的数据算出运动矢量值；解码控制器，用于根据运动矢量值产生读参考帧存器的地址，由此地址得到参考数据，并且它还用于控制核心解码单元的整个解码进程；运动补偿电路，将输入的参考数据先经过半像素处理得到真正的参考值，与IDCT输出数据一起进行运动补偿计算，最终得到YUV数据，送到显示缓存单元，以供显示；参考帧存器，当核心解码单元输出视频YUV数据时，如果前帧是I帧和P帧，则被写入其中作为随后P帧和B帧的预测值。
2.根据权利要求1的视频解码的数字信源解码器，其特征在于，其核心解码单元的变长解码器由两个输入寄存器、一个Barrel Shifter、一个查表电路和一个累加器组成。
3.根据权利要求1的视频解码的数字信源解码器，其特征在于，其核心解码单元的游程解码器由多个比较器、多路器和寄存器组成。
4.根据权利要求1的视频解码的数字信源解码器，其特征在于，其核心解码单元的系数产生器包括帧内直流系数产生器，根据解码后的数据，得到帧内直流系数；其它系数产生器，恢复除帧内直流系数的那些系数，并进行反量化运算。
5.根据权利要求1的视频解码的数字信源解码器，其特征在于，核心解码单元中有两上宏块存储器，其读写按宏块解码周期交替进行的。
6.根据权利要求1的视频解码的数字信源解码器，其特征在于，核心解码单元的解码控制器包括同步控制器，用于对各解码电路进行同步控制；句法分析器，用于对码流数据进行句法分析，并对各解码电路提供解码参数和各种控制信号。
全文摘要
本发明公开了一种可用于SDTV或HDTV的视频解码的数字信源解码器。其核心解码单元由数据缓存器、变长解码器、游程解码器、系数产生器、宏块存储器、运动矢量产生器、运动补偿电路、IDCT电路、解码控制器和参考帧存器组成。本发明的视频解码的数字信源解码器完全符合MPEG－2国际标准,适用于该标准所规定的各种型和级,并且结构合理、控制灵活,可应用于各种数字视频设备。
文档编号H04N7/26GK1222039SQ9812613
公开日1999年7月7日 申请日期1998年12月25日 优先权日1998年12月25日
发明者周萍, 王承宁, 李华, 俞斯乐, 张志明 申请人:国家科学技术委员会高技术研究发展中心