专利名称：移动通信系统中的准正交码掩码生成设备的制作方法
技术领域：
本发明背景1.本发明领域本发明涉及一种移动通信系统中的编码设备，和更具体地说，本发明涉及一种准正交码掩码(mask)生成设备。
2.相关技术描述在CDMA(码分多址)通信系统中，使用正交码的正交调制作为一种增加信道容量的手段在代码信道中提供信道化。IS-95/IS-95A将正交信道化应用在前向链路上，和反向链路也能通过时间对准得到应用。
在IS-95/IS-95A中，在前向链路上的信道由
图1所示的不同正交码来区分。参考图1，“W”表示一个正交码，和每个代码信道由一个预先指定的正交码来标识。前向链路使用了一个代码率为R＝1/2、BPSK(二进制移相键控)调制和带宽为1.2288MHz的卷积码。因此，正交码能够在64个前向信道(＝1.2288MHz/9.6×2)中提供信道化。
一旦调制方案和最小数据速率已经确定，就能获得可用正交码数目。将来， CDMA通信系统可以通过增加信道的数量来增加信道容量，这些信道包括业务信道、导频信道和控制信道，从而使性能改善。
然而，信道数量的增加会招致可用正交码数目的短缺，从而限制了信道的容量。这个缺点可以通过使用与正交码发生最小干扰的准正交码和可变数据速率来加以克服。
韩国申请专利第97-47257号揭示了准正交码的生成。为了生成准正交码，将准正交码序列掩码值存储在存储器中，和如果需要对其进行检索使用。如果一个掩码值占用64位，那么就需要64位的存储器。因此，传统的准正交码掩码生成方案存在着需要增加硬件复杂性的缺点。
本发明概述因此，本发明的一个目的是提供一种用来在使用正交码的移动通信系统中生成与正交码发生最小干扰的准正交码掩码值的设备。
本发明的另一个目的是提供一种用来在使用正交码的移动通信系统中利用Bent函数生成准正交码掩码值的设备。为了达到上面的目的，本发明提供了用来在通信系统中生成准正交码掩码的设备。在这种设备中，一个计数器生成代表Bent函数的第一至第八计数器信号x1-x8，和一个逻辑运算器接收这些第一至第八计数器信号x1-x8并且进行如下运算以生成掩码信号x1*x2+x1*x3+x1*x4+x1*x5+x1*x7+x1*x8+x2*x6+x2*x7+x3*x4+x3*x5+x3*x6+x4*x5+x4*x6+x4*x7+x4*x8+x5*x7+x7*x8+x1+x2+x5+x7。
附图简述通过结合附图对本发明的优选实施例进行详细说明，本发明的上述目的和优点将更加清楚，在附图中图1显示了在CDMA通信系统中前向代码信道中的正交信道化。
图2显示了准正交码掩码生成设备的方块图；和图3显示了从图2所示的二进制计数器输出的六个时钟信号随时间变化的波形。
优选实施例的详细描述本发明的目的在于一种用来利用Bent函数简单地生成准正交码掩码值的设备和方法(参阅Macwilliams和Sloane的《纠错码理论》(The Theory ofError-Correcting Code))。在现有技术(韩国申请专利第97-47257号)中，准正交码掩码是通过对两列PN序列进行异或(XOR)运算生成的Kasami序列。这个Kasami序列可以用一组双Bent函数组合来表示。因此，准正交码掩码值用一组双Bent函数组合来表示并且通过使用如本发明所陈述的硬件得以实现。
例如，对于长度为64位的准正交序列的掩码来说，其合适的Bent函数列在表1中。
通过使用表1的六个Bent函数就能计算出准正交序列掩码，如表2所示。<
因此，计算出的准正交掩码如下面的表3所示[表3]<
表1所示的Bent函数是按照一定规则生成的，即，对于长度为64＝26的准正交序列来说，在Bent函数x1中一个“0”和一个“1”(20＝1)交替变化，在Bent函数x2中两个连续的“0”和两个连续的“1”(21＝2)交替变化，在Bent函数x 3中四个连续的“0”和四个连续的“1”(22＝4)交替变化，在Bent函数x4中八个连续的“0”和八个连续的“1”(23＝8)交替变化，在Bent函数x5中十六个连续的“0”和十六个连续的“1”(24＝16)交替变化，和在Bent函数x6中三十二个连续的“0”和三十二个连续的“1”(25＝32)交替变化。上面Bent函数x1至x6的每一个都这样重复下去直到长度达到64位为止。
从上述的内容中可以看出，需要八个Bent函数才能生成长度为256＝28的准正交序列。这些Bent函数可以通过重复表1所示的六个Bent函数的每一个四次达到所期望的256位长度并加上Bent函数x7和x8来生成。Bent函数x7是通过交替变化64个连续的“0”和64个连续的“1”生成的，Bent函数x8是通过交替变化128个连续的“0”和128个连续的“1”生成的，其中每一个序列都这样重复下去直到长度达到256位为止。
对于长度为64的准正交序列来说，掩码M1、M2和M3是通过将表2的公式应用到表1的Bent函数x1至x6中计算出来的。这些计算的结果显示在表3中。例如，掩码M1是将每一个都有64个二进制位的Bent函数x1至x6代入到表2的M1生成公式中产生的。因此，这些掩码可以用数组双Bent函数组合来表示。
表4所示的掩码生成公式是通过使用如下的过程获得的。假设已经给出含k个变量的Bent函数f(v1，…，vm)，那么，只有两个满足下面方程的每一个都含有(k-1)个变量的布尔(Boolean)函数f1(v1，…，vk-1)和f2(v1，…，vk-1)f(v1，…，vk)＝f1(v1，…，vk-1)+vk(f1(v1，…，vk-1)+f2(v1，…，vk-1))然后，周期为2m的序列函数可以用周期为2m-1的序列函数来表示，而周期为2m-1的序列函数依次可以用周期为2m-2的序列函数来表示。重复这个过程m次就能获得周期为2m的序列函数表达式。
为了产生一组关于00010111的8位长度准正交码掩码的双Bent函数组合，在前半项(0001)中长度为2的00和01可以分别用一阶Bent0或x1来表示，然后，长度为4的项0001变成二阶Bent的0+x2x(0+x1)＝x1x2。
在后半项(0111)中的长度为2的01和11分别用一阶Bent x1和1来表示，然后，长度为4的项0111变成二阶Bent的x1+x2x(x1+1)-x1+x2+x1x2。
最后，整个掩码函数00010111定义为x1x2+x3x(x1x2+x1+x2+x1x2)＝x1x2+x3x(x1+x2)＝x1x2+x1x3+x2x3。
将掩码函数表示为一组双Bent函数组合的方案可以通过使用如下的算法(用来提供布尔函数表达式)得以实现(方程1)1N＝2m；flag＝0；period＝1；2WHILE period＜NDO3 count＝04 FOR i＝1 TO N5 IF flag＝1 THEN DO6 f[i]＝f[i]+f[i-period]7 count＝count+18 IF count＝period THEN DO9 flag＝flag+110 period＝period×2复准正交码可以表示成符号和相位两个部分。类似地，复准正交码掩码的符号成分可以用一组双函数组合来表示。表6和表8分别显示了数组用于表5所示的长度为256的复准正交码掩码的符号成分和表7所示的长度为512的复准正交码掩码的符号成分的双Bent函数组合。(下面的表中，“sign”表示符号) <
图2是根据本发明的一个实施例利用Bent函数生成准正交码掩码的设备的方块图。这里，准正交码掩码具有64位的长度，只是为了举例用而已。
参考图2，二进制计数器110输出与Bent函数对应的六个计数器信号x1至x6。计数器信号的波形显示在图3中。一个时钟信号从二进制计数器110的时钟输入端CLK中输入作为参考时钟信号，下面的输出是由二进制计数器110产生的一个第一计数器信号x1，其脉冲宽度为参考时钟信号脉冲宽度的两倍；一个其脉冲宽度为第一计数器信号脉冲宽度两倍的第二计数器信号x2、一个其脉冲宽度为第二计数器信号脉冲宽度两倍的第三计数器信号x3、一个其脉冲宽度为第三计数器信号脉冲宽度两倍的第四计数器信号x4、一个其脉冲宽度为第四计数器信号脉冲宽度两倍的第五计数器信号x5和一个其脉冲宽度为第五计数器信号脉冲宽度两倍的第六计数器信号x6。一个与(AND)门120输出由第一和第二计数器信号x1和x2的输入产生的信号Y12。AND门121输出由第一和第三计数器信号x1和x3的输入产生的信号Y13。AND门122输出由第一和第五计数器信号x1和x5的输入产生的信号Y15。AND门123输出由第一和第六计数器信号x1和x6的输入产生的信号Y16。AND门124输出由第二和第三计数器信号x2和x3的输入产生的信号Y23。AND门125输出由第二和第四计数器信号x2和x4的输入产生的信号Y24。AND门126输出由第二和第五计数器信号x2和x5的输入产生的信号Y25。AND门127输出由第二和第六计数器信号x2和x6的输入产生的信号Y26。AND门128输出由第三和第四计数器信号x3和x4的输入产生的信号Y34。AND门129输出由第三和第五计数器信号x3和x5的输入产生的信号Y35。AND门130输出由第四和第五计数器信号x4和x5的输入产生的信号Y45。AND门131输出由第四和第六计数器信号x4和x6的输入产生的信号Y46。AND门132输出由第五和第六计数器信号x5和x6的输入产生的信号Y56。
一个异或(XOR)门140输出通过对信号Y12、Y13、Y23、Y24、Y15和Y46进行异或运算生成的掩码序列M1。XOR门141输出通过对信号Y12、Y13、Y34、Y25、Y35、Y26、Y46和Y56进行XOR运算生成的掩码序列M2。XOR门142输出通过对信号Y12、Y24、Y34、Y15、Y45、Y16和Y56进行XOR运算生成的掩码序列M3。
在工作过程中，二进制计数器110产生六个表示表1所示的Bent函数的信号。模块74HC 161可以用作合适的二进制计数器110，当然，也可以使用其它合适的二进制计数器。正如上面所陈述的，利用第一和第二计数器信号x1和x2的输入，AND门120产生表示在掩码M1、M2和M3中所使用的序列x1x2的信号Y12。类似地，利用第一和第三计数器信号x1和x3的输入，AND门121产生表示掩码M1和M2中所使用的序列x1x3的信号Y13。按此方式，AND门120至132在工作过程中分别产生它们各自的信号，通过使用XOR门140、141和142将这些信号按适当的组合进行组合，分别生成掩码序列M1、M2和M3。因此，对于Y12(＝x1x2)、Y13(＝x1x3)、Y23(＝x2x3)、Y24(＝x2x4)、Y15(＝x1x5)、和Y46(＝x4x6)的输入，XOR门140根据表2中用于掩码M1的公式生成掩码序列M1。按照相同的方式、对于Y12(＝x1x2)、Y13(＝x1x3)、Y34(＝x3x4)、Y25(＝x2x5)、Y35(＝x3x5)、Y26(＝x2x6)、Y46(＝x4x6)、和Y56(＝x5x6)的输入，XOR门141生成掩码序列M2，和对于Y12(＝x1x2)、Y24(＝x2x4)、Y34(＝x3x4)、Y15(＝x1x5)、Y45(＝x4x5)、Y16(＝x1x6)和Y56(＝x5x6)的输入，XOR门142生成掩码序列M3。
长度为128的准正交码可以以生成长度为64的准正交码相同的方式来生成。类似地，长度为256的准正交码掩码生成设备可以通过控制产生预定长度的时钟信号的二进制计数器和构造与表4所示的项相对应的AND门来获得。
表6和表8显示了与复合准正交码掩码的符号成分相对应的序列(表5和表7)可以用诸如二进制准正交序列(表3)的一组双函数组合来表示。因此，在就长度为256的准正交序列的情况下，运算器根据表6的公式构成，从而实现正交码掩码生成设备。并且，在长度为512的准正交序列的情况下，运算器根据表6的公式构成，从而实现准正交码掩码生成设备。
如上所述，本发明的优点在于通过使用简单的硬件对一些信号进行运算就能容易地生成准正交掩码序列。
虽然通过结合具体的实施例已经对本发明进行了详细说明，但这仅仅是示范性的应用。因此，熟悉本技术的任何普通人员都应该清楚地认识到，可在由所附权利要求书所限定的本发明的范围和宗旨内，对本发明所作进行许多变动。
权利要求
1.一种用来在通信系统中生成准正交码掩码的设备，包括用来生成表示Bent函数的第一至第八信号x1-x8的计数器；和用来接收第一至第八信号x1-x8并进行运算生成准正交掩码信号的逻辑运算器。
2.如权利要求1所述的用来在通信系统中生成准正交码掩码的设备，其中所进行的运算是x1*x2+x1*x3+x1*x4+x1*x5+x1*x7+x1*x8+x2*x6+x2*x7+x3*x4+x3*x5+x3*x6+x4*x5+x4*x6+x4*x7+x4*x8+x5*x7+x7*x8+x1+x2+x5+x7。
3.如权利要求1所述的用来在通信系统中生成准正交码掩码的设备，其中所进行的运算是x1*x2+x1*x4+x1*x6+x2*x8+x3*x4+x3*x5+x4*x6+x4*x7+x5*x8+x7+x8。
4.如权利要求1所述的用来在通信系统中生成准正交码掩码的设备，其中所进行的运算是x1*x2+x1*x3+x1*x5+x1*x6+x1*x7+x2*x3+x2*x4+x2*x7+x3*x6+x3*x8+x4*x5+x5*x7+x5*x8+x6*x8+x7*x8+x5+x6+x7+x8。
5.一种用来在通信系统中生成准正交码掩码的设备，包括用来生成表示Bent函数的第一至第九信号x1-x9的计数器；和用来接收第一至第九信号x1-x9并进行运算生成准正交掩码信号的逻辑运算器。
6.如权利要求5所述的用来在通信系统中生成准正交码掩码的设备，其中所进行的运算是x1*x2+x1*x3+x1*x4+x1*x5+x1*x6+x1*x7+x1*x8+x2*x3+x2*x4+x2*x5+x2*x6+x2*x7+x2*x8+x3*x4+x3*x5+x3*x6+x3*x7+x3*x8+x4*x5+x4*x6+x4*x7+x4*x8+x5*x6+x5*x7+x5*x8+x6*x7+x6*x8+x7*x8+x1+x3+x4+x5。
7.如权利要求5所述的用来在通信系统中生成准正交码掩码的设备，其中所进行的运算是x1*x2+x1*x4+x1*x5+x1*x7+x1*x8+x2*x5+x2*x8+x3*x4+x3*x5+x3*x6+x3*x8+x3*x9+x4*x7+x5*x8+x5*x9+x6*x7+x6*x8+x6*x9+x7*x8+x7*x9。
8.如权利要求5所述的用来在通信系统中生成准正交码掩码的设备，其中所进行的运算是x1*x2+x1*x4+x1*x5+x1*x6+x1*x7+x1*x8+x2+x3+x2*x4+x2*x7+x2*x9+x3*x6+x3*x7+x4*x5+x4*x8+x4*x9+x5*x7+x6*x7+x6*x8+x6*x9+x8*x9+x1+x2+x4+x7+x8。
9.一种用来在通信系统中生成准正交码掩码的设备，包括用来生成表示Bent函数的第一至第六信号x1-x6的计数器；和用来接收第一至第六信号x1-x6并进行运算生成准正交掩码信号的逻辑运算器。
10.如权利要求9所述的用来在通信系统中生成准正交码掩码的设备，其中所进行的运算是x1*x2+x1*x3+x2*x3+x2*x4+x1*x5+x4*x6。
11.如权利要求10所述的设备，其中从所述逻辑运算器输出的掩码信号重复两次，以生成长度为128的掩码。
12.如权利要求9所述的用来在通信系统中生成准正交码掩码的设备，其中所进行的运算是x1*x2+x1*x3+x3*x4+x2*x5+x3*x5+x2*x6+x4*x6+x5*x6。
13.如权利要求12所述的设备，其中从所述逻辑运算器输出的掩码信号重复两次，以生成长度为128的掩码。
14.如权利要求9所述的用来在通信系统中生成准正交码掩码的设备，其中所进行的运算是x1*x2+x2*x4+x3*x4+x1*x5+x4*x5+x1*x6+x5*x6。
15.如权利要求14所述的设备，其中从所述所述逻辑运算器输出的掩码信号重复两次，以生成长度为128的掩码。
16.如权利要求1所述的用来在通信系统中生成准正交码掩码的设备，其中所进行的运算是x1*x2+x1*x3+x2*x4+x1*x5+x4*x5+x2*x6+x3*x6+x4*x6+x1*x7+x4*x7+x5*x7+x3*x8+x4*x8。
17.如权利要求1所述的用来在通信系统中生成准正交码掩码的设备，其中所进行的运算是x1*x2+x1*x3+x1*x4+x3*x4+x3*x5+x4*x5+x1*x6+x3*x6+x4*x6+x5*x6+x1*x7+x3*x7+x4*x7+x6*x7+x1*x8+x2*x8+x4*x8+x6*x8。
18.如权利要求1所述的用来在通信系统中生成准正交码掩码的设备，其中所进行的运算是x1*x2+x2*x3+x2*x4+x3*x4+x2*x5+x4*x5+x1*x6+x5*x6+x3*x7+x4*x7+x5*x7+x1*x8+x3*x8+x4*x8+x5*x8+x7*x8。
19.如权利要求1所述的用来在通信系统中生成准正交码掩码的设备，其中所进行的运算是x1*x2+x2*x3+x1*x4+x1*x5+x2*x5+x3*x5+x4*x5+x2*x6+x4*x7+x6*x7+x2*x8+x4*x8+x5*x8+x6*x8+x7*x8。
20.如权利要求1所述的用来在通信系统中生成准正交码掩码的设备，其中所进行的运算是x1*x2+x2*x4+x3*x4+x2*x5+x3*x5+x4*x6+x3*x7+x4*x7+x6*x7+x5*x8+x7*x8。
21.如权利要求1所述的用来在通信系统中生成准正交码掩码的设备，其中所进行的运算是x1*x2+x1*x3+x2*x3+x2*x4+x1*x5+x3*x5+x1*x6+x2*x6+x3*x6+x5*x6+x1*x7+x4*x7+x6*x7+x1*x8。
全文摘要
一种用来在通信系统中生成准正交码掩码的设备,计数器生成表示Bent函数的第一至第八计数器信号x1－x8。逻辑运算器接收第一至第八计数器信号并进行例如x文档编号H04B1/707GK1274498SQ99801167
公开日2000年11月22日 申请日期1999年7月20日 优先权日1998年7月20日
发明者金宰烈, 安宰民, 郑仲浩, 梁景喆 申请人:三星电子株式会社