对位宽为10的数据进行检错和纠错的电路的制作方法
【技术领域】
[0001]本发明涉及电子信息技术领域，特别是涉及一种可以针对传输后的数据进行检错和纠错的电路结构。
【背景技术】
[0002]随着科学技术的发展，人们已经处于信息数据时代，时时刻刻都要和数据打交道，这就离不开数据的传送。而在数据传输的过程中，由于信道中存在各种干扰，数据会发生差错，即接收端接收的数据和发送端发送的数据不同，这会对数据的可靠性和真实性带来极坏的影响。为此，数据检错成为研宄的焦点，现有技术中有许多的检错电路，比如基于奇偶校验原理的电路结构，该电路只能检测数据是否发生错误，一旦原始数据发生错误，则该电路可以确定出数据发生错误的位置，但却不能对发生错误的数据进行纠错，只能要求发送端再重新发送一次原始数据，这就会降低数据传输效率与数据安全性。
【发明内容】
[0003]针对现有技术中存在的问题，本发明提出了一种对位宽为10的数据进行检错和纠错的电路，一旦原始数据发生错误，则该电路可以确定出数据发生错误的位置并将其更正，该电路原理简单，结构精简，同时具备检错和纠错的功能，有着极大的优势。
[0004]为了解决上述技术问题，本发明提出的一种对位宽为10的数据进行检错和纠错的电路，包括编码电路和纠错电路；所述编码电路包括4个六位输入的异或门，用来实现对原始10位数据的编码，产生4个数据编码位；所述纠错电路包括4个七位输入的异或门、10个四位输入的与门和10个两位输入的异或门；所述4个七位输入的异或门用来实现对发生错误的数据位进行检错，从而确定原始数据是否发生错误，以及发生错误的数据位的位置；所述10个四位输入的与门用来产生位宽为10的数据，它将发生错误的数据位置1，没有发生错误的数据位置O ;所述10个两位输入的异或门用来将上述10个四位输入的与门产生的10位数据和现在已经发生错误的数据中的10位进行异或，使发生错误的数据位与I异或之后取反，没有发生错误的数据位与O异或之后保持原值。
[0005]与现有技术相比，本发明的有益效果是:
[0006]本发明对位宽为10的数据进行检错和纠错的电路不但可以判断数据是否出错，而且可以对出错的数据进行改正，以恢复至原始数据。该电路可以通过门电路来实现，仅仅需要18个异或门，10个与门就可以实现检错和纠错的功能。方法简单，便于操作。
【附图说明】
[0007]图1是本发明具有检错和纠错功能的电路框架图；
[0008]图2是本发明电路中对原始数据进行编码的编码电路；
[0009]图3是本发明中具有检错和纠错功能的纠错电路；
[0010]图4是图3中左侧的具有对错误数据定位功能的电路；
[0011]图5是图3中右侧的具有纠错功能的电路。
【具体实施方式】
[0012]下面结合附图和具体实施例对本发明技术方案作进一步详细描述，所描述的具体实施例仅对本发明进行解释说明，并不用以限制本发明。
[0013]如图1所示，本发明一种对位宽为10的数据进行检错和纠错的电路的设计思路是:输入端是一个位宽为10的原始数据，编码电路的功能是将原始数据编码扩展成14位数据，编码电路和纠错电路之间是数据的传输通道一信道，数据在传输时可能发生错误，纠错电路的功能是对错误数据位进行定位和纠错，输出端是纠错完成后的10位原始数据。
[0014]本发明一种对位宽为10的数据进行检错和纠错的电路包括编码电路和纠错电路；所述编码电路包括4个六位输入的异或门；所述纠错电路包括4个七位输入的异或门、10个四位输入的与门和10个两位输入的异或门。
[0015]如图2所示，所述4个六位输入的异或门用来实现对原始10位数据的编码，产生4个数据编码位，其中original [1:10]表示10位原始数据，bianma[l: 14]表示编码后位宽为14的数据，Xorl、Xor2、Xor3和Xor4为4个六位输入的异或门。
[0016]图3对应于图1中的纠错电路，其中Vin[l:14]表示已经出错的14位数据，Xor5、X0r6、X0r7和XorS为4个七位输入的异或门，用来实现对发生错误的数据位的检错功能，它可以确定原始数据是否发生错误，以及发生错误的数据位的位置。图3中左侧具有对错误数据定位功能的电路是定位发生错误的数据位，并生成10位数据，如图4所示，采用10个四位输入的与门用来产生位宽为10的数据，它将发生错误的数据位置1，没有发生错误的数据位置O。图3中右侧的具有纠错功能的电路是将刚产生的10位数据和发生错误的数据做10次异或处理，如图5所示，采用10个两位输入的异或门用来将上述10个四位输入的与门产生的10位数据和现在已经发生错误的数据中的10位进行异或，这样发生错误的数据位与I异或之后就会取反，而没有发生错误的数据位与O异或之后保持原值，这样就实现了对数据进行检错和纠错的功能。
[0017]本发明电路可以对数据进行检错和纠正，通过在原始数据中插入4个数据位，并将原始数据中的信息存入到这4个数据位中，这样原始数据就扩展成了 14位，一旦数据发生变化，就可以通过新增的4个数据位来判断发生出错数据的位置，并将其恢复至初始数据。
[0018]在位宽为10的原始数据的基础上(D1_D2_D3_D4_D5_D6_D7_D8_D9_D10)，新增4个数据位(H1_H2_H3_H4)，用其存储原始数据中的信息，并将这14位数据重新排序一一新增的4位分别位于第1、2、4、8位，而10位原始数据依次排序(H1_H2_D1_H3_D2_D3_D4_H4_D5_D6_D7_D8_D9_D10) ?新增的第I位数据(Hl)存储的是原始数据第1、2、4、5、7、9位的异或(DrD2~D4~D5~D7~D9);新增的第2位数据(H2)存储的是原始数据第1、3、4、6、7、10位的异或(DrD3~D4~D6~D7~D10);新增的第3位数据(H3)存储的是原始数据第2、3、4、8、9、10位的异或(D2~D3~D4~D8~D9~D10);新增的第4位数据(H4)存储的是原始数据第5、6、7、8、9、10 位的异或(D5~D6~D7~D8~D9~D10)。
[0019]当这个位宽为14的数据传输时，由于通道噪声的影响，致使数据中的某一位可能发生变化(变成 hl_h2_dl_h3_d2_d3_d4_h4_d5_d6_d7_d8_d9_dl0)，这时可以对现在的数据做4次异或处理，第一次处理为现在数据的第1，3，5，7，9，11，13位的异或(Cl =hrdrd2~d4~d5~d7~d9);第二次处理为现在数据的第2，3，6，7，10，11，14位的异或(C2 =h2~drd3~d4~d6~d7~dl0);第三次处理为现在数据的第4，5，6，7，12，13，14位的异或(C3 =h3~d2~d3~d4~d8~d9~dl0);第四次处理为现在数据的第8，9，10，11，12，13，14位的异或(C4=h4~d5~d6~d7~d8~d9~dl0)。此时可以通过判断由C4、C3、C2和Cl组成的4位二进制数的大小(C4_C3_C2_C1)来确定原始数据是否发生错误以及发生错误的数据位一当其大小为O时，表示原始数据没有发生错误；当其大小非零时，它的值指示发生错误的数据位，比如大小为6(C4_C3_C2_C1 = 0110)，则表示现在数据的第6位d3(也就是原始数据的第3位，D3)发生错误，大小为8(C4_C3_C2_C1 = 1000),则表示第8位数据h4 (H4)发生错误，但是原始的10位数据并没有发生错误。
[0020]当检测到原始数据发生错误时，可以设置另一个位宽为10的数据，将发生错误的数据位设置为1，其余数据位设置为0，比如现在数据的第6位出错(即原始数据第3位)，可以设置该10位数据为00_1000_0000，再将其与现在数据中的10位有效数据位(dl_d2_d3_d4_d5_d6_d7_d8_d9_dl0)进行异或处理。就可以得到原始数据，即对错误纠错成功。
[0021]尽管上面结合附图对本发明进行了描述，但是本发明并不局限于上述的【具体实施方式】，上述的【具体实施方式】仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨的情况下，还可以做出很多变形，这些均属于本发明的保护之内。
【主权项】
1.一种对位宽为10的数据进行检错和纠错的电路，其特征在于: 包括编码电路和纠错电路； 所述编码电路包括4个六位输入的异或门，用来实现对原始10位数据的编码，产生4个数据编码位； 所述纠错电路包括4个七位输入的异或门、10个四位输入的与门和10个两位输入的异或门； 所述4个七位输入的异或门用来实现对发生错误的数据位进行检错，从而确定原始数据是否发生错误，以及发生错误的数据位的位置； 所述10个四位输入的与门用来产生位宽为10的数据，将发生错误的数据位置1，没有发生错误的数据位置O; 所述10个两位输入的异或门用来将上述10个四位输入的与门产生的10位数据和现在已经发生错误的数据中的10位进行异或，使发生错误的数据位与I异或之后取反，没有发生错误的数据位与O异或之后保持原值。
【专利摘要】本发明公开了一种对位宽为10的数据进行检错和纠错的电路，包括4个六位输入的异或门用来实现对原始10位数据的编码及产生4个数据编码位；4个七位输入的异或门用来实现对发生错误的数据位进行检错，从而确定原始数据是否发生错误，以及发生错误的数据位的位置；10个四位输入的与门用来产生位宽为10的数据；10个两位输入的异或门将发生错误的数据位置1，没有发生错误的数据位置0；10个两位输入的异或门用来将上述10个四位输入的与门产生的10位数据和现在已经发生错误的数据中的10位进行异或，使发生错误的数据位与1异或之后取反，没有发生错误的数据位与0异或之后保持原值。该电路原理简单，结构精简，具备检错和纠错功能，有着极大的优势。
【IPC分类】H04L1/00
【公开号】CN104917592
【申请号】CN201510320976
【发明人】曹春
【申请人】天津大学
【公开日】2015年9月16日
【申请日】2015年6月11日