基于fpga的直接序列扩频系统测距定位方法
【技术领域】
[0001] 本发明实现一种射频线路的故障检测，具体是一种基于直接序列扩频系统的故障 定位方法。
[0002] 本发明用FPGA实现扩频调制器、扩频解调器、伪码信息处理单元，射频线路故障 检测算法。
【背景技术】
[0003] 本设计采用扩频技术传输射频信号，扩频技术是将要发送的信息频谱扩宽到一个 很宽的带宽上进行发射，接收端用相关接收原理将其带宽压缩，恢复出原来的窄带信号。扩 频技术有两大特征：第一、传输带宽大于被传送的原始信号带宽。第二，传输带宽主要由扩 频函数决定。在扩频方式上，本设计采用直接序列扩频的扩频通信方式，直接序列扩频将扩 频码与待传输的基带数字信号进行模2加，从而完成扩频运算。
[0004] 射频信号在被测线路中传输速度是不变的，如果能测量射频信号到故障点传输的 时间差，就可以测量距离。在扩频通信中如果扩展频谱很宽，则意味着所采用的伪随机序列 速率很高，每个码片所占用的时间就很短。当射频信号遇到故障点反射回来，在接收端解调 出伪随机序列，然后比较收发两个伪码序列相位之差，就可以精确测出扩频信号往返的时 间差，从而算出两者之间的距离。测量精度取决于码片的宽度，码片越窄，精度越高。目前 射频线路故障监测设备大多采用线性调频技术，本设计采用实现难度更高的直接序列扩频 的方式。
【发明内容】
[0005] 本发明的目的在于提供一种基于射频的线路故障检测系统，以解决上述【背景技术】 中提出的问题。为了实现在线射频线路故障定位，解决现有技术故障定位距离短、精度不高 的缺点，本发明采用的直接序列扩频定位系统增强了故障检测能力。为实现上述目的，本发 明提供如下技术方案： 一种基于射频的线路故障检测系统，包括控制部分、基带部分、数字中频部分和射频、 部分，所述控制部分采用ARM做控制器，所述基带部分通过FPGA完成基带编解码、滤波、 DDC、DUC、信息处理；数字中频部分包括A/D、D/A和滤波器；所述射频包括小信号放大器、混 频器、环形器； 所述FPGA内的扩频调制器对伪码进行调制，经过DUC、滤波、A/D产生数字中频信号，然 后经过混频器，混频到需要的发射频率，放大后经过环形器接入合路器，与被测线路连接， 射频信号在被测线路里传输过程中如有故障点，则产生反射波，反射信号经过合路器、环形 器进入射频线路故障检测设备，反射信号经过混频后降为数字中频、最后再经过D/A传送 给FPGA，经过DDC后变为基带信号，最后经过扩频解调器将解调出的伪码给信息处理单元。 信息处理单元根据发送和接收的伪码，算出线路各个故障点的驻波比，回波损耗等信息。
[0006] 与现有技术相比，本发明的有益效果是：扩频通信能提高信号的信噪比，直接序列 扩频的扩频通信方式对窄带干扰有抑制作用、同时具有抗宽带阻塞噪声干扰能力、抗多径 干扰的能力，因此本发明适合长距离、高精度定位的射频线路检测系统。
【附图说明】
[0007] 图1为基于FPGA的射频线路故障检测系统结构框图； 图2为FPGA内部结构框图。
[0008] 图3为信息处理单元的结构框图。
【具体实施方式】
[0009] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例，都属于本发明保护的范围。
[0010] 请参阅图1-3, 一种基于射频的线路故障检测系统，包括控制部分、基带部分、数字 中频部分和射频部分，所述控制部分采用ARM做控制器，所述基带部分通过FPGA生成基带 调制码，FPGA包括信息处理单元、扩频调制器、DUC和DDC;数字中频部分包括A/D、D/A和滤 波器；所述射频部分包括混频器、放大器和环形器； 所述FPGA内的扩频调制器对伪码进行调制，经过DUC、滤波、A/D产生数字中频信号，然 后经过混频器，混频到需要的发射频率，放大后经过环形器接入合路器，与被测线路连接， 射频信号在被测线路里传输过程中如有故障点，则产生反射波，反射信号经过合路器、环形 器进入漏缆检测设备，反射信号经过混频后降为数字中频、最后再经过D/A传送给FPGA，经 过DDC后变为基带信号，最后经过扩频调制器将解调出的伪码给信息处理单元。信息处理 单元根据发送和接收的伪码，算出线路各个故障点的驻波比，回波损耗等信息。
[0011] 本发明的工作原理是：本设计采用直接序列扩频技术，直接序列扩频技术是将要 发送的信息频谱扩宽到一个很宽的带宽上进行发射，接收端用相关接收原理将其带宽压 缩，恢复出原来窄带信号。扩频技术有两大特征：第一、传输带宽大于被传送的原始信号带 宽。第二，传输带宽主要由扩频函数决定。在扩频方式上，本设计采用直接序列扩频的通信 方式，直接序列扩频将扩频码与待传输的基带数字信号进行模2加，从而完成扩频运算。
[0012] FPGA内的扩频调制器对伪码进行调制，经过DUC、滤波、AD产生数字中频信号，然 后经过混频器，混频到需要的发射频率，放大后经过环形器接入合路器，与被测线路连接。 射频信号在被测线路里传输过程中如有故障点，则产生反射信号，反射信号经过合路器、环 形器进入漏缆检测设备。反射信号经过混频后降为数字中频、最后再经过DA传送给FPGA、 经过DDC后变为基带信号，最后经过扩频解调器将解调出的伪码给信息处理单元。信息处 理单元根据发送和接收的伪码，算出线路各个故障点的驻波比，回波损耗等信息。
[0013] 图2为FPGA内部主要模块的结构框图。A/D的采样率为184. 32M，数字中频频点 为138. 24M。ADC输入的是数字中频信号，中频频点为138. 24,位于第2Nyquist区，采样率 184. 32MHz，DDC将中频信号搬移到基带，然后滤波，抽取到92. 16M。将DDC出来的信号送给 扩频解调器。扩频调制器将将调制的信号送入DUC，经过插值、滤波后送给DA，变为中频信 号。信息处理单元根据对扩频解调输出信号进行处理，得出射频线路的故障点信息，然后上 报给处理器。
[0014] 图3为信息处理单元框图，用伪码测距的基本思想是利用无线电波收发之间的传 播时间来进行测量。对于本设计发射的射频信号，经过发射，电波从发射时刻起到收到回波 信号，传输时延为f，则目标距离d和传输距离S之间关系为：
c为光速，测距主要是测量传输时延L目前大多采用脉冲或连续波测量，当距离很大 是无论是脉冲还是连续波，都存在困难。脉冲增加发射功率受限，连续波存在距离模糊。利 用伪码的尖锐性，以及伪码的周期性很长的特点，采用相关接收技术，可以利用发射伪码和 接收伪码的相位差来测量传输延时，是测量抗干扰能力增强，测距精度和测量范围也大大 增加。
[0015] 本发明能达到的预期指标：（1)能够对漏缆、天线馈线等线路故障进行定位；（2) 能够在线定位；（3)能够达到至少1500米(包括跳线和漏缆)的距离，10米的定位精度；（4) 能够远程控制；（5)网管能够实时报警。
[0016] 射频线路故障测试过程，射频线路故障检测信号与射频线路工作信号一起通过合 路器接入射频链路，检测信号和工作信号在不同的频段发送，对工作信号频段信号杂散小 于-lOOdBm。检测信号在传输过程中遇到故障点会有反射，反射信号经过环形器进入检测设 备。反射信号与发射信号的时间差值，可以确定故障点。检测信号在射频线路传输过程中 会有损耗，其中损耗因子的大小和射频线路的物理特性有关，在射频线路故障检测设备接 收灵敏度不变的情况下，线路衰减因子和能检测的最大距离成反比。射频线路检测设备提 供了 100M的以太网口、RS232 口，即可用于本地测试、程序升级，也可以远程监控。射频线路 故障检测设备可以同完成两个方向的故障检测，每个方向都通过合路器接入被测线路。射 频线路故障检测设备可以进行星形组网，监测信息可以通过光纤以太转换器转换，通过光 纤上传给监测管理单元，监测管理单元统一对射频线路检测设备进行控制。
[0017] 射频线路故障检测设备具备以下几个功能：1.漏缆驻波比指标的监测和告警功 能。2.故障定位功能。3.同时监测两条漏缆的功能4.从本地维护接口读取、存储及导出 数据的功能。5.将设备的相关信息经数据传输链路传送至网管系统的功能。6.设备故障 时不影响既有无线系统的正常工作。
【主权项】
1. 一种使用射频信号定位和监测射频线路的方法，射频故障检测设备主要包括基带部 分、数字中频部分、射频部分、控制部分。FPGA完成基带部分和上变频、下变频、AD接口、DA 接口。FPGA内主要包括处理器接口单元、信息处理单元、扩频调制器、扩频解调器、DDC、DUC、 AD接口、DA接口等部分。所述FPGA内的扩频调制器对伪码进行调制，经过DUC、滤波、A/D 产生数字中频信号，然后经过混频器，混频到需要的发射频率，放大后经过环形器接入合路 器，与被测线路连接，射频信号在被测线路里传输过程中如有故障点，则产生反射波，反射 信号经过合路器、环形器进入漏缆检测设备，反射信号经过混频器后变为数字中频信号、最 后再经过D/A传送给FPGA，经过DDC后变为基带信号，最后经过扩频解调器将解调出的伪码 给信息处理单元。信息处理单元根据发送和接收的伪码，算出线路各个故障点的驻波比，回 波损耗等信息。
【专利摘要】本发明公开一种基于FPGA的直接序列扩频系统测距定位方法，使用射频信号定位和监测射频线路故障。采用直接序列扩频通信，直接序列扩频通信具有抗干扰能力强、良好的抗多径干扰能力、能精确的定时和测距，使无线通信性能变得更加可靠，采用直接序列扩频通信对于射频线路故障定位及测距有自身的优势。射频故障检测设备主要包括基带部分、数字中频部分、射频部分、控制部分。FPGA完成基带部分和上变频、下变频。FPGA内主要包括处理器接口单元、信息处理单元、扩频调制器、扩频解调器、DDC、DUC、AD接口、DA接口等部分。
【IPC分类】H04B1/707, H04B3/46
【公开号】CN105281806
【申请号】CN201510760119
【发明人】杨向晖
【申请人】Comlab（北京）通信系统设备有限公司
【公开日】2016年1月27日
【申请日】2015年11月10日