一种具有加密解密功能的iec61850通信规约转换器及实现方法
【专利摘要】本发明公开一种具有加密解密功能的IEC61850通信规约转换器及实现方法，其包括FPGA处理器、电源模块，通信接口模块、存储模块。FPGA处理器与通信接口模块、电源模块、存储模块相连接。所述FPGA处理器内嵌高性能ARM微处理器、以太网控制器MAC，UART串口通信接口，高级加密解密AES模块，时钟模块、复位模块及PLL锁相环模块；所述存储模块包括ROM、EFLASH及SRAM存储器。本发明实现了传统变电站通信采用的IEC103规约与国际通信标准协议IEC61850规约转换，为变电站自动化系统通信实现统一提供解决方案，并支持光纤通信，具有加密解密的功能，提高了数据传输的速率和安全性。
【专利说明】
一种具有加密解密功能的IEC61850通信规约转换器及实现方法
技术领域
[0001]本发明涉及电力通信的技术领域，特别涉及一种具有加密解密功能的IEC61850通信规约转换器及实现方法。
【背景技术】
[0002]随着我国智能变电站的全面发展，电力系统通信规约统一采用IEC61850标准是变电站智能化的重要部分。IEC61850标准作为国际电力系统自动化领域通信唯一的全球通用标准，通过对变电站设备通信的一系列规范化，使其形成一个规范的输出，实现电力系统的无缝通信。
[0003]由于目前变电站自动化系统的继电保护现有设备与控制系统之间的信息交换主要还是采用IEC103标准，如何使变电站自动化系统中不满足IEC61850通信标准的智能设备实现IEC61850标准是变电站实现智能化的关键问题。
[0004]目前IEC61850标准在安全性方面还没有做出相应的规范，如何在实现变电站统一采用IEC61850通信标准后，保证通信数据的机密性和完整性，确保电力系统通信安全性是变电站实现智能化的另一个关键问题。
[0005]因此针对上述问题，有必要开发一款实现IEC103标准转换为IEC61850标准并具有加密解密功能的规约转换器，为变电站自动化通信规约实现统一提供过渡的解决方案，并保证电力系统通信数据的安全性和可靠性。
【发明内容】
[0006]本发明的目的在于克服现有技术的缺点与不足，提供一种具有加密解密功能的IEC61850通信规约转换器及实现方法，实现IEC103标准转换为IEC61850标准的转换，并加入了高级加密解密AES，提高了通信数据的安全性和可靠性。
[0007]本发明的第一个目的通过下述技术方案实现:
[0008]一种具有加密解密功能的IEC61850通信规约转换器，所述规约转换器包括FPGA处理器、电源模块，通信接口模块、存储模块，其中，所述FPGA处理器分别与所述通信接口模块、电源模块、存储模块相连接；
[0009]所述FPGA处理器用于实现IEC103规约与IEC61850规约的相互转换；
[0010]所述电压模块为所述规约转换器提供工作电压；
[0011 ]所述通信接口模块用于实现所述规约转换器与外部设备的数据交换；
[0012]所述存储模块用于存储规约转换中数据、规约转换配置文件以及bootloader程序、FPGA控制程序。
[0013]进一步地，所述FPGA处理器包括高性能ARM微处理器，该高性能ARM微处理器为32位ARM926EJ-S高性能处理器，用于实现^(:103规约与^061850规约的相互转换；
[0014]所述32位ARM926EJ-S高性能处理器在Kei 14开发环境下编写，芯片嵌入UCOS-1I实时操作程序，通过指令控制芯片内各模块，实现规约数据接收、IEC103规约与IEC61850数据规约间的转化、规约数据发送、任务执行、工作状态监测功能。
[0015]进一步地，所述FPGA处理器包括高级加密解密AES模块，该模块采用128bits的分组长度和128bits密钥长度的AES算法，加密模式采用CBC分组模式，用于实现通信数据的加密和解密功能。
[0016]进一步地，所述储存模块包括R0M、EFLASH及SRAM存储器，其中所述ROM存储器是片内集成的16KB ROM用于存储FPGA的控制程序，所述EFLASH存储器是片内集成1M EFLASH用于存储boot loader程序和规约转换配置文件，所述SRAM存储器是片内集成16KB SRAM用于规约转换中数据的存储。
[0017]进一步地，所述通信接口模块包括以太网接口和串口接口，其中，所述以太网接口包括2个RJ45网口和2个ST光纤接口及2个物理接口收发器PHY，其中该ST光纤接口选用HFBR5803T，该PHY芯片选用DP83849IF芯片;所述串口接口包括2个RS485物理接口和2个RS232物理接口。
[0018]进一步地，所述电源模块的电源输入为5V电压，采用AMS1117电源稳压芯片提供
3.3V稳定的直流电压，为规约转换器供电。
[0019]进一步地，所述FPGA处理器还包括以太网控制器MAC、UART串口通信接口、时钟模块、复位模块及PLL锁相环模块;其中，
[0020]所述时钟模块包括RTC Controller实时时钟控制器、watch dog看门狗、Timer计时器以及0SC32K晶振，其中RTC Controller实时时钟控制器由32KHz晶振驱动，为转换器提供实时时钟，同步转换器内各种时钟信号;watch dog看门狗为转换器运行状态提供实时监测，防止在干扰下出现程序跑飞;Timer定时器为转换器程序提供计数、中断功能；
[0021]所述复位模块与所述高性能ARM微处理器连接，发送复位信号；与所述watchdog看门狗连接，接收复位信号；
[0022]所述PLL锁相环模块用于对时钟的分频和倍频，产生多级时钟，校准各级时钟幅度与相位。
[0023]本发明的另一个目的通过下述技术方案实现:
[0024]一种具有加密解密功能的IEC61850通信规约转换器的实现方法，包括下列步骤:
[0025]S1、IEC103标准规约转IEC61850标准规约过程如下:
[0026]当所述规约转换器从通信接口模块的串口接口接收到IEC103规约数据包，将IEC103规约数据包存储在存储模块的SDRAM存储器中，由高性能ARM微处理器从SDRAM存储器读取数据，完成IEC103规约的数据向IEC61850规约转换;转换后的数据包存储到存储模块的SDRAM存储器中，经高级加密解密AES模块从SDRAM存储器读取数据包完成加密后再次存储到SDRAM存储器中，经以太网控制器MAC后，通过通信接口模块的以太网接口将IEC61850标准规约数据包传输到以太网；
[0027]当所述规约转换器从通信接口模块的以太网接口接收到IEC103规约数据包，将IEC103规约数据包经过物理接口收发器PHY和以太网控制器MAC后，存储在存储模块的SDRAM存储器中，由高性能ARM微处理器从SDRAM存储器读取数据，完成IECl03规约的数据向IEC61850规约转换;转换后的数据包存储到存储模块的SDRAM存储器中，经高级加密解密AES模块从SDRAM存储器读取数据包完成加密后再次存储到SDRAM存储器中，经以太网控制器MAC后，通过通信接口模块的以太网接口将IEC61850标准规约数据包传输到以太网；
[0028]S2、IEC61850标准规约转IEC103标准规约过程如下:
[0029]当所述规约转换器从通信接口模块的以太网接口接收到IEC61850规约数据包，IEC61850规约数据包经过以太网控制器MAC后，存储在存储模块的SDRAM存储器中，由高级加密解密AES模块从SDRAM存储器读取数据包完成解密后再次存储到SDRAM存储器中，高性能ARM微处理器从SDRAM存储器读取数据，完成IEC61850规约的数据向IEC103规约转换;转换后的数据包存储到存储模块的SDRAM存储器中，经通信接口模块的串口接口或以太网接口将IECl 03标准规约数据包传输到以太网。
[0030]进一步地，所述IEC103标准规约转IEC61850标准规约或IEC61850标准规约转IEC103标准规约之前还包括:
[0031 ] S0、规约转换器启动，先完成FPGA处理器和各功能模块的复位功能，然后从存储模块的EFLASH存储器读取boot loader程序和规约转换配置文件。
[0032]本发明相对于现有技术具有如下的优点及效果:
[0033]I)本发明实现了电力通信规约IEC103标准转换为IEC61850标准，为变电站自动化通信规约实现统一提供过渡的解决方案。
[0034]2)本发明采用了高级加密解密AES模块，提高了变电站通信数据的安全性。
[0035]3)本发明具有光纤接口，提高数据传输的速率和可靠性。
【附图说明】
[0036]图1是本发明具有加密解密功能的IEC61850通信规约转换器的结构框图；
[0037]图2是FPGA处理器芯片内部设计结构框图。
【具体实施方式】
[0038]为使本发明的目的、技术方案及优点更加清楚、明确，以下参照附图并举实施例对本发明进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0039]实施例一
[0040]本实施例提出一种具有加密解密功能的IEC61850通信规约转换器，是一种基于FGGA的盒装模块，外接于电力系统设备，转换通信规约，规约转换器作为外接模块应用于现有的电力系统保护设备。
[0041 ]其结构如图1所示，其包括FPGA处理器、电源模块，通信接口模块、存储模块。FPGA处理器与通信接口模块、电源模块、存储模块相连接。所述FPGA处理器内部设计结构如图2所示，内嵌高性能ARM微处理器、以太网控制器MAC，UART串口通信接口，高级加密解密AES模块，时钟模块、复位模块及PLL锁相环模块;所述通信接口模块包括以太网接口和串口接口，以太网接口包括RJ45网口、ST光纤接口及物理接口收发器PHY，串口接口包括RS485物理接口和RS232物理接口 ；所述电源模块采用AMS1117电源稳压芯片为转换器供电；所述存储模块包括R0M、EFLASH及SRAM存储器。
[0042]所述FPGA处理器内嵌的高性能ARM微处理器为ARM公司的32位ARM926EJ-S高性能处理器，用于实现IECl 03规约与IEC61850规约的相互转换。
[0043]所述32位ARM926EJ-S高性能处理器在Kei 14开发环境下编写，芯片嵌入UCOS-1I实时操作程序，通过指令控制芯片内各模块，实现规约数据接收，IEC103规约与IEC61850数据规约间的转化，规约数据发送，任务执行，工作状态监测等功能。
[0044]所述电源模块电源输入为5V电压，采用AMS1117电源稳压芯片提供3.3V稳定的直流电压，为规约转换器供电。
[0045]所述FPGA处理器内嵌高级加密解密AES模块，AES算法采用128bits的分组长度和128bits密钥长度，加密模式采用CBC分组模式，用于实现通信数据的加密和解密功能。
[0046]所述储存模块包括:R0M、EFLASH及SRAM存储器，其中片内集成的16KB ROM用于存储FPGA的控制程序，片内集成1M EFLASH用于存储boot loader程序和规约转换配置文件，片内集成16KB SRAM用于规约转换中数据的存储。
[0047]所述FPGA处理器内嵌4个UART串口通信接口，用于接收发送IEC103规约数据。
[0048]所述通信接口模块包括以太网接口和串口接口。其中，以太网接口包括2个RJ45网口和2个ST光纤接口及2个物理接口收发器PHY，其中光纤接口选用的是Agi lent公司的HFBR5803T，PHY芯片选用的是DP83849IF芯片。
[0049]其中，串口接口包括2个RS485物理接口和2个RS232物理接口。
[0050]所述FPGA处理器内嵌2个10/100M自适应以太网MAC控制器，分别与通信接口模块的2个物理接口收发器PHY相连。
[0051 ] 所述FPGA处理器内嵌的时钟模块包括RTC ControlIer实时时钟控制器、watchdog看门狗、Timer计时器以及0SC32K晶振。其中RTC实时时钟由32KHz晶振驱动，为转换器提供实时时钟，同步转换器内各种时钟信号，watch dog看门狗为转换器运行状态提供实时监测，防止在干扰下出现程序跑飞，Timer定时器为转换器程序提供计数、中断等功能。
[0052]所述FPGA处理器内嵌的复位模块与高性能ARM微处理器连接，发送复位信号；与watch dog看门狗连接，接收复位信号。
[0053]所述FPGA处理器内嵌的PLL锁相环模块用于对时钟的分频和倍频，产生多级时钟，校准各级时钟幅度与相位。
[0054]实施例二
[0055]本实施例公开了一种具有加密解密功能的IEC61850通信规约转换器的实现方法，所述的设备实现功能具体步骤如下:
[0056]1.所述设备启动后，先完成FPGA处理器和各功能模块的复位功能，然后从存储模块的EFLASH存储器读取boot loader程序和规约转换配置文件。
[0057]2.1EC103标准规约转IEC61850标准规约过程如下:
[0058](I)当所述规约转换器从通信接口模块的串口接口接收到IEC103规约数据包，数据包将存储在存储模块的SDRAM存储器中，由ARM微处理器从SDRAM存储器读取数据，完成IEC103规约的数据向IEC61850规约转换。转换后的数据包存储到存储模块的SDRAM存储器中，经AES加密解密模块从SDRAM存储器读取数据包完成加密后再次存储到SDRAM存储器中，经以太网控制器MAC后，通过通信接口模块的以太网接口将IEC61850标准规约数据包传输到以太网。
[0059](2)当所述规约转换器从通信接口模块的以太网接口接收到IEC103规约数据包，数据包经过物理接口收发器PHY和以太网控制器MAC后，存储在存储模块的SDRAM存储器中，由ARM微处理器从SDRAM存储器读取数据，完成IEC103规约的数据向IEC61850规约转换。转换后的数据包存储到存储模块的SDRAM存储器中，经AES加密解密模块从SDRAM存储器读取数据包完成加密后再次存储到SDRAM存储器中，经以太网控制器MAC后，通过通信接口模块的以太网接口将IEC61850标准规约数据包传输到以太网。
[0060]3.1EC61850标准规约转IEC103标准规约过程如下:
[0061 ]当所述规约转换器从通信接口模块的以太网接口接收到IEC61850规约数据包，数据包经过以太网控制器MAC后，存储在存储模块的SDRAM存储器中，由AES加密解密模块从SDRAM存储器读取数据包完成解密后再次存储到SDRAM中，ARM微处理器从SDRAM存储器读取数据，完成IEC61850规约的数据向IEC103规约转换。转换后的数据包存储到存储模块的SDRAM存储器中，经通信接口模块的串口接口或以太网接口将IEC103标准规约数据包传输到以太网。
[0062]上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。
【主权项】
1.一种具有加密解密功能的IEC61850通信规约转换器，其特征在于，所述规约转换器包括FPGA处理器、电源模块，通信接口模块、存储模块，其中，所述FPGA处理器分别与所述通信接口模块、电源模块、存储模块相连接； 所述FPGA处理器用于实现IEC103规约与IEC61850规约的相互转换； 所述电压模块为所述规约转换器提供工作电压； 所述通信接口模块用于实现所述规约转换器与外部设备的数据交换； 所述存储模块用于存储规约转换中数据、规约转换配置文件以及bootloader程序、FPGA控制程序。2.根据权利要求1所述的一种具有加密解密功能的IEC61850通信规约转换器，其特征在于，所述FPGA处理器包括高性能ARM微处理器，该高性能ARM微处理器为32位ARM926EJ-S高性能处理器，用于实现IECl 03规约与IEC61850规约的相互转换； 所述32位ARM926EJ-S高性能处理器在Kei 14开发环境下编写，芯片嵌入UCOS-1I实时操作程序，通过指令控制芯片内各模块，实现规约数据接收、IEC103规约与IEC61850数据规约间的转化、规约数据发送、任务执行、工作状态监测功能。3.根据权利要求1所述的一种具有加密解密功能的IEC61850通信规约转换器，其特征在于，所述FPGA处理器包括高级加密解密AES模块，该模块采用128bits的分组长度和128bits密钥长度的AES算法，加密模式采用CBC分组模式，用于实现通信数据的加密和解密功能。4.根据权利要求1所述的一种具有加密解密功能的IEC61850通信规约转换器，其特征在于，所述储存模块包括R0M、EFLASH及SRAM存储器，其中所述ROM存储器是片内集成的16KBROM用于存储FPGA的控制程序，所述EFLASH存储器是片内集成1M EFLASH用于存储bootloader程序和规约转换配置文件，所述SRAM存储器是片内集成16KB SRAM用于规约转换中数据的存储。5.根据权利要求1所述的一种具有加密解密功能的IEC61850通信规约转换器，其特征在于， 所述通信接口模块包括以太网接口和串口接口，其中，所述以太网接口包括2个RJ45网口和2个ST光纤接口及2个物理接口收发器PHY，其中该ST光纤接口选用HFBR 5803T，该PHY芯片选用DP83849IF芯片;所述串口接口包括2个RS485物理接口和2个RS232物理接口。6.根据权利要求1所述的一种具有加密解密功能的IEC61850通信规约转换器，其特征在于， 所述电源模块的电源输入为5V电压，采用AMS1117电源稳压芯片提供3.3V稳定的直流电压，为规约转换器供电。7.根据权利要求2所述的一种具有加密解密功能的IEC61850通信规约转换器，其特征在于，所述FPGA处理器还包括以太网控制器MAC、UART串口通信接口、时钟模块、复位模块及PLL锁相环模块;其中， 所述时钟模块包括RTC ControlIer实时时钟控制器、watch dog看门狗、Timer计时器以及0SC32K晶振，其中RTC Contro11er实时时钟控制器由32KHz晶振驱动，为转换器提供实时时钟，同步转换器内各种时钟信号;watch dog看门狗为转换器运行状态提供实时监测，防止在干扰下出现程序跑飞;Timer定时器为转换器程序提供计数、中断功能； 所述复位模块与所述高性能ARM微处理器连接，发送复位信号；与所述watch dog看门狗连接，接收复位信号； 所述PLL锁相环模块用于对时钟的分频和倍频，产生多级时钟，校准各级时钟幅度与相位。8.—种具有加密解密功能的IEC61850通信规约转换器的实现方法，其特征在于，包括下列步骤: 51、IEC103标准规约转IEC61850标准规约过程如下: 当所述规约转换器从通信接口模块的串口接口接收到IEC103规约数据包，将IEC103规约数据包存储在存储模块的SDRAM存储器中，由高性能ARM微处理器从SDRAM存储器读取数据，完成IEC103规约的数据向IEC61850规约转换;转换后的数据包存储到存储模块的SDRAM存储器中，经高级加密解密AES模块从SDRAM存储器读取数据包完成加密后再次存储到SDRAM存储器中，经以太网控制器MAC后，通过通信接口模块的以太网接口将IEC61850标准规约数据包传输到以太网； 当所述规约转换器从通信接口模块的以太网接口接收到IEC103规约数据包，将IEC103规约数据包经过物理接口收发器PHY和以太网控制器MAC后，存储在存储模块的SDRAM存储器中，由高性能ARM微处理器从SDRAM存储器读取数据，完成IEC103规约的数据向IEC61850规约转换;转换后的数据包存储到存储模块的SDRAM存储器中，经高级加密解密AES模块从SDRAM存储器读取数据包完成加密后再次存储到SDRAM存储器中，经以太网控制器MAC后，通过通信接口模块的以太网接口将IEC61850标准规约数据包传输到以太网； 52、IEC61850标准规约转IEC103标准规约过程如下: 当所述规约转换器从通信接口模块的以太网接口接收到IEC61850规约数据包，IEC61850规约数据包经过以太网控制器MAC后，存储在存储模块的SDRAM存储器中，由高级加密解密AES模块从SDRAM存储器读取数据包完成解密后再次存储到SDRAM存储器中，高性能ARM微处理器从SDRAM存储器读取数据，完成IEC61850规约的数据向IEC103规约转换;转换后的数据包存储到存储模块的SDRAM存储器中，经通信接口模块的串口接口或以太网接口将IECl 03标准规约数据包传输到以太网。9.根据权利要求8所述的一种具有加密解密功能的IEC61850通信规约转换器的实现方法，其特征在于， 所述IEC103标准规约转IEC61850标准规约或IEC61850标准规约转IEC103标准规约之前还包括: SO、规约转换器启动，先完成FPGA处理器和各功能模块的复位功能，然后从存储模块的EFLASH存储器读取boot loader程序和规约转换配置文件。
【文档编号】H04L9/06GK105871895SQ201610327057
【公开日】2016年8月17日
【申请日】2016年5月17日
【发明人】吴青华, 王颖凯, 谢昭群, 夏候凯顺, 李梦诗
【申请人】华南理工大学