专利名称：气体放电灯的镇流器关断电路的制作方法
技术领域：
本发明涉及用于气体放电灯的镇流器或电源电路，这种镇流器或电源电路使用正反馈栅极驱动电路来控制成对串联连接的直流-交流转换器的互补导电型开关。本发明特别涉及关断电路，当存在高电压电位，包括但不限于灯拆除和寿命终止效应时，该电路时常限制镇流器的输出电压。
本发明人1996年6月9日申请的美国专利No．5796214披露了一种镇流器电路，该镇流器电路使用正反馈栅极驱动电路以控制直流-交流转换器的成对串联连接的互补导电型开关。这种开关例如可以包括n沟道增强型MOSFET和p沟道增强型MOSFET。在披露的镇流器中，开关的谐振负载电流和控制电压之间的相位角在灯点火期间向0移动，提供可靠的灯点火。
当存在高电压的电位时，例如当灯被拆除时，或当寿命终止效果产生高电压状态的电位时，期望采用上述镇流器来时常地限制输出电压。
在本发明的实施例中，设有镇流器关断电路，可在电路输出上存在高电压状态比预定起动时间长时进行操作。关断电路把镇流器的频率增加到调谐电路的谐振频率以上，由此限制输出电压。关断电路检测导致锁存器电路被激发的超过预定电压的电压，该关断电路降低供给该关断电路的电压电平，该关断电路顺序增加频率，使电路脱离谐振。
图1是按照本发明实施例教导的装有关断电路的镇流器的示意图；图2是装有本发明关断电路的另一实施例的镇流器电路；图3表示构成图2的关断电路的波形；图4表示灯起动脉冲；和图5表示图2的关断电路的灯起动脉冲和延迟触发点之间的时间延迟。
图1表示本发明一个实施例的装有关断电路12的镇流器电路10。从电源16产生的直流总线电压对气体放电灯14供电。在把这种电压用直流-交流转换器21转换成交流后，该直流总线电压存在于总线电容器18和基准电容器20之间。
在导体18和20之间串联连接的开关22和24被用于转换处理。当开关分别包括n沟道和p沟道增强型MOSFET时，开关的源电极在公共节点26上被直接连接在一起。开关可以包括具有互补导电模式的其它装置，例如pnp和npn双极结晶体管。谐振负载电路28包括设定谐振工作频率的谐振电感器30和谐振电容器32。一般来说，电路28包括隔直电容器34和所谓的缓冲电容器36。
开关22和24相配合，把来自公共节点26的交流电流提供给谐振电感器30。开关的栅极38或控制电极40实质上被直接相互连接在控制节点或导体42上。通常由44表示的栅极驱动电路被连接在控制节点42和公共节点26之间，以实现开关22和24的正反馈控制。驱动电感器46与谐振电感器30彼此耦合，在电感器46上感应与负载电路28中电流瞬时变化率成正比的电压。第二电感器48在公共节点26和控制节点42之间与电感器46串联连接。在一些应用中，最好使用在电感器48的左边示出的节点和公共节点26之间连接的另一电感器(未示出)。连接在节点26和42之间的双向电压箝位器50，例如背对背齐纳二极管按这样的方式与第二电感器48配合，以使谐振负载电路28(例如，从节点26至节点20)上的电压和谐振电感器30中交流电流的基本频率成分之间的相位角在灯点火期间达到零。以下为了说明的目的，电容器52在节点26和节点42之间可以连接在电感器48和46的串联电路中。
电容器54最好设置在节点26和42之间，以可断定地限制这些节点之间控制电压的变化率。例如，这有助于确保开关22和24接通期间空载时间间隔，其中，两个开关在其中一个开关的导通时间之间是断开的。
串联连接的电阻器56和58与电阻器60合作，用于起动栅极驱动电路44的正反馈操作。在起动过程中，电容器52通过电阻器56、58和60在电源16的激励下首先被充电。在这种情况下，电容器52上的电压为零，在起动过程期间，由于电容器52充电的较长时间常数，所以串联连接的电感器46和48基本上起短路作用。利用电阻器56-60为相等值，例如，公共节点26上的电压在最初的总线激励下为总线电压16的约三分之一。在这种方式下，电容器52增加从左向右的充电，直至它达到上开关22的栅极-源极电压的阈值电压(例如，2-3伏)。在这点上，上开关转换成其导通模式，然后，该开关把产生的电流通过该开关供给谐振负载电路28。接着，在谐振负载电路中产生的电流形成开关22和24的正反馈控制。
在镇流器电路10的稳定状态期间，公共节点26的电压变为总线电压16的约一半。节点42上的电压也变为总线电压16的约一半，从而电容器52在稳定状态操作期间不能再次充电，以致再次产生导通开关22的起动脉冲。在稳定状态操作期间，电容器52的容性阻抗大于栅极驱动电感器46和第二电感器48的电感性阻抗，以便电容器52不影响这些电感器的操作。
另外，电阻器60可以被并联放置在开关22(未示出)上，而不放置在开关24上。电路的操作与电阻器60并联开关24的上述说明的情况相同。但是，最初假设公共节点26电位高于节点42，使电容器52从右向左充电。结果导致增加节点42和节点26之间的负电压，该电压影响开关24的导通。
在图1的电路中最好使用电阻器56和58；但是，在拆除电阻器58和使用电阻器60的情况下，电路基本上起到预期的作用。起动可能较慢并处于较高的线电压。在拆除电阻器56和对于并联开关22的电阻器60使用另一电阻器(未示出)的情况下，电路基本上起到预期的作用。
在本发明的一个实施例中，通过镇流器电路10的终端62和64与关断电路12的终端66和68的连接，将关断电路12装入镇流器电路10。关断电路12包括由二极管70-76组成的全波整流桥、充电电容器78、齐纳二极管80、电阻器82和pnp-npn晶体管对86、88组成的锁存器84。
当大于预定值的电压持续某个时间周期时，关断电路12用来进行激发。例如，当灯从电路上被拆卸或当寿命终止效应造成灯过热，尤其是灯电极过热时，就会出现这种情况。关断电路12检测电感器48上的电压，该电压由整流桥70-76来整流，然后用于充电电容器78。当电容器78上的电压超过齐纳二极管80的值时，电流在齐纳二极管80和电阻器82通路中流动，导致锁存器84的激发。锁存器84的激发导致电感器48上的电压下降，该下降又使镇流器电路10的频率增加，超过谐振电路28的谐振频率。电路频率上的增加再次导致降低对灯14供给的电流。
通过互补晶体管86和88的连接来设计锁存器84。晶体管86的集电极90驱动晶体管88的基极92，而晶体管88的集电极94驱动晶体管84的基极96。因此，在晶体管之间有直接耦合的反馈。由于环路中任何点上电流的变化被放大和返回到有相同相位的开始点，所以该反馈是正反馈。锁存器84处于导通或关闭两种状态之一。当锁存器84处于导通状态时，它保持导通，直至输入电流迫使其关闭。如果锁存器处于关闭位置，那么它维持在该位置，直至输入电流或系统电压下降迫使它导通。锁存器84通过晶体管86的发射极98和晶体管88的发射极100与关断电路12的其余部分连接。
关闭锁存器84的一种方式是将触发脉冲提供给晶体管88的基极92。该触发脉冲迅速正向偏置基极92。由于有大的正反馈，所以返回的放大电流远大于原来的输入电流。在这点上，晶体管86的集电极94把基极电流供给晶体管88，不再需要触发脉冲。由于一旦开始，该动作就自己维持，所以该动作是正反馈。
正反馈把两个晶体管迅速地驱动至饱和状态，在该点时，环路增益下降至一。
导通锁存器84的一种方式是对晶体管88的基极92施加负触发(未示出)，该触发将晶体管88拉出饱和状态。一旦出现这种情况，正反馈占优势，并把晶体管迅速地驱动至截止点。导通锁存器84的另一种方式是利用小电流下降。这通过降低输入电压或从电源16充分地供给电压，使晶体管86、88脱离饱和状态，和正反馈驱动晶体管至截止状态来实现。
在高电压状态的出现和锁存器84的激发之间有一些延迟。尤其是，充电电容器78需要的时间提供从高电压的出现直至锁存器84被激发的时间延迟。此外，齐纳二极管80的值确定高电压值，在该电压值时，关断电路12将允许触发锁存器84。
与实现关断电路12有关的是产生关断电路误触发的可能性。例如，气体放电灯的起动脉冲将使用电压尖脉冲，以起动灯的操作。该电压尖脉冲可能会是足够大的值，以致误触发关断电路12。避免这种误触发的一种方式可以是依大小排列部件，以便只有大于起动脉冲尖脉冲的电压值可以使关断电路12起作用。但是，在某些情况下由于直至大于电压尖脉冲的值仍未进行触发，可能导致电路的损坏，所以不期望上述方式。
因此，在某些情况下期望把时间延迟引入关断电路，使产生触发的最大电压被设定在电压尖脉冲电平以下，但在电压尖脉冲出现时还可以避免误触发。在本发明的下一个实施例中论述这种电路。
参照图2，表示本发明的第二实施例。除了关断电路102以外，镇流器电路10按与图1所述相同的方式操作，因此，不进行与其操作有关的详细说明。在关断电路102中，与图1的关断电路12中所示元件相同的元件被相同地编号。关断电路102包括在关断电路102内确保电压箝位或限幅的结构，和提供用于触发锁存器84的可调时间，其中，时间延迟根据部件值可调。
与上述说明的关断电路12同样，监视来自电感器48的电压并由二极管桥70-76整流。在本实施例中，箝位齐纳二极管102用于确保关断电路102中的电压不超过预定值，该值根据箝位齐纳二极管104的选择值来设定。
参照图3，描绘了在装有关断电路102的镇流器10的操作期间电感器48上的电压。图3表示这种情况，大于预定值的电压持续一个大于预定的时间，以使关断电路102操作。第一时间周期106可以被看成镇流器电路预热阶段。在第二时间周期108期间，电感器48上的电压增加至最大电压110，在该点上齐纳二极管102完成箝位动作，限制电压进一步上升。由于电感器再次被齐纳二极管102加载，所以关断电路102的箝位部分根据产生的大于最大选择电压的电压来限制调谐电路。
在第三时间周期112开始时，锁存器84被激发，从而降低电感器48上的电压，提高频率输出和中断镇流器电路10的谐振。在第二时间周期108期间，但在第三时间周期112之前，电容器114通过电阻器116进行充电。在第三时间周期112时，电容器114上的电压大于时间延迟齐纳二极管118的电压值，使锁存器84导通。电阻器120流过泄漏电流ICBO，以防止锁存器84的误触发。当锁存器84触发或点火时，可以看出，电感器48上的电压下降。根据对部件的选择值，可调节利用时间延迟齐纳二极管118维持的时间延迟。尤其是，通过增加时间延迟齐纳二极管值118，在激发锁存器84之前可获得更长的时间延迟。
如图4所示，由于在镇流器10正常操作期间，灯起动电压信号122用于激发灯14，所以时间延迟是期望的。实际上，为了启动灯14，灯起动电压信号122产生电压尖脉冲124。因此，如果在关断电路12中没有时间延迟，如果电压尖脉冲在预定的期望电压电平以上，那么正常起动信号可能误触发锁存器84。
因此，为了避免误触发，期望包括时间延迟。关断电路102寻址高电压建立的情况，并维持高电平直到大于起动脉冲要求的时间。
图5表示论述的时间延迟的概念。图中实线是在正常条件下操作的灯起动电压信号122。在这些正常条件下，电压尖脉冲124产生足够的电平以启动灯14，然后，该尖脉冲消失。在正常操作期间，关断电路102不启动。但是，正如虚线所示，如果电压电平126足以利用齐纳二极管104的箝位来启动，并固定在该电平上直至达到触发点128，关断电路102便被激发，电感器48上的电压下降，从而使电路产生谐振。
再有，时间延迟的长度被设置在关断电路内部，取决于选择的元件值。应该指出，在优选实施例中，由于为了触发时间延迟齐纳二极管118，在电容器114上需要足够的电压，所以时间延迟齐纳二极管118上的击穿电压小于箝位齐纳二极管104上的击穿电压。此外，齐纳箝位二极管104被设置在不高于镇流器10的峰值启动脉冲电压和不低于其稳态电压的值上。例如，如果稳态操作电压为13．5伏，那么箝位电压电平应该大于该电压，例如大约为15伏。当箝位齐纳二极管104导通(即系统大于15伏)时，电容器114充电至触发齐纳二极管118的电平。
对于额定功率17．5瓦、直流总线电压160伏的荧光灯14来说，图1-2电路的示范性元件值如下谐振电感器30…………………………600微亨驱动电感器46…………………………2．0微亨30和46之间的匝数比…………………17∶1第二电感器48…………………………250微亨电容器54………………………………4．7毫微法电容器52………………………………0．1微法各齐纳二极管50………………………10伏各电阻器56、58和60………………………270千欧谐振电容器32…………………………3．3毫微法隔直流电容器34………………………0．22微法缓冲电容器36…………………………470皮法二极管70-76(图1-2)………………1N4148电容器78(图1)………………………1．0微法齐纳二极管80(图1)…………………15伏电阻器82(图1)…………………………10千欧齐纳二极管104(图2)…………………24伏电阻器116(图2)…………………………100千欧电容器114(图2)………………………1微法齐纳二极管118(图2)…………………15伏电阻器120……………………………………10千欧此外，开关22可以是El Segundo，California的InternationalRectifer Company销售的IRFR 210或IRFR 214 n沟道增强型MOSFET；而开关22可以是International Rectifer Company销售的IRFR 9210或IRFR 9214 p沟道增强型MOSFET。锁存器84可以是npn-pnp晶体管对(pnp-2N3906；npn-2N3904)。
尽管已经借助图示用特定实施例论述了本发明，但对于本领域技术人员来说，会发现许多改进和变更。因此，应该指出，所附权利要求书将覆盖落入本发明精神和范围内的所有这类改进和变更。
权利要求
1．在气体放电灯的镇流器电路中，一种限制直流-交流转换器电压输出的关断电路，所述关断电路包括(a)与直流-交流转换器连接的终端装置，用于检测直流-交流转换器的电感器电压；(b)整流器网络，用于接收来自终端装置的电感器电压和产生整流电压；和(c)锁存器，用于接收整流电压和当整流电压在预定电压以上时进入激励状态，其中，当锁存器被激发时，电感器电压下降。
2．如权利要求1的发明，其中，时间延迟电路被放置在整流器网络和锁存器之间，从而在足以激励锁存器的电压的整流和实际激励之间设置延迟时间。
3．如权利要求1的发明，其中，整流器网络是全桥整流器。
4．如权利要求1的发明，其中，关断电路包括连接的限幅装置，以限制关断电路的上限电压。
5．如权利要求1的发明，其中，限幅装置为箝位齐纳二极管。
6．如权利要求2的发明，其中，时间延迟电路为电容器。
7．如权利要求2的发明，其中，时间延迟电路包括与时间延迟齐纳二极管连接的充电电容器。
8．如权利要求7的发明，其中，箝位齐纳二极管的值大于时间延迟齐纳二极管的值。
9．如权利要求8的发明，其中，箝位齐纳二极管电压值小于交流-直流转换电路的峰值电压启动脉冲。
10．如权利要求1的发明，其中，镇流器电路还包括(ⅰ)谐振负载电路，包括气体放电灯并包括谐振电感器和谐振电容器；(ⅱ)直流-交流转换器电路，与所述谐振负载电路耦合，将交流电流导入所述谐振负载电路，所述转换电路包括(a)第一开关和第二开关，串联连接在直流电压的总线导体和基准导体之间，在共用节点上连接在一起，所述交流负载电流流过该节点，并通过相应的栅极与控制节点连接；(ⅲ)栅极驱动装置，用于正反馈控制所述第一开关和第二开关；所述栅极驱动装置包括(a)驱动电感器，与所述谐振电感器按这种方式耦合，在其中感应一个电压，该电压与所述交流负载电流变化的瞬时比率成正比；所述驱动电感器被连接在所述共用节点和所述控制节点之间；(b)第二电感器，与所述驱动电感器串联连接，而串联连接的驱动电感器和第二电感器被连接在所述共用节点和所述控制节点之间，所述第二电感器还连接在终端之间；和(c)连接在所述公共节点和所述控制节点之间的双向电压箝位器，根据所述公共节点来限定所述控制节点电压的正负偏移。
11．一种气体放电灯的镇流器电路，包括(a)谐振负载电路，装有气体放电灯，包括谐振电感器和谐振电容器；(b)与所述谐振负载电路耦合的直流-交流转换器，将交流电流引入所述谐振负载电路，所述直流-交流转换器包括其上电压为直流-交流转换器电压的电感器；(c)激励装置，用于控制所述直流-交流转换器的操作；(d)关断电路，用于限定直流-交流转换器的电压输出，所述关断电路包括(ⅰ)终端装置，与直流-交流转换器连接，检测直流-交流转换器的电感器电压；(ⅱ)整流器网络，用于接收来自终端装置的电感器电压和产生整流电压；(ⅲ)锁存器，用于接收整流电压，当整流电压在预定值以上时进入激发状态，其中，当锁存器被激发时，电感器电压下降；和(ⅳ)位于整流器网络和锁存器之间的时间延迟电路，从而在足以激发锁存器的电压的整流和实际激发之间形成延迟时间。
12．如权利要求11的发明，其中，整流器网络是全桥整流器。
13．如权利要求11的发明，其中，锁存器是一对晶体管。
14．如权利要求13的发明，其中，一对晶体管是一个npn晶体管和一个pnp晶体管。
15．如权利要求11的发明，其中，关断电路包括被连接以限定关断电路上限电平电压的箝位装置。
16．如权利要求15的发明，其中，箝位装置是箝位齐纳二极管。
17．如权利要求11的发明，其中，时间延迟电路是电容器。
18．如权利要求11的发明，其中，时间延迟电路包括与延时齐纳二极管连接的充电电容器。
19．如权利要求18的发明，其中，箝位齐纳二极管电压值大于延时齐纳二极管的电压值。
20．如权利要求19的发明，其中，箝位二极管电压值小于交流-直流转换电路的峰值电压起始脉冲。
全文摘要
气体放电灯14的镇流器电路10,装有关断电路12,用于限定直流－交流转换器21的电压输出。关断电路包括连接在电感器48两端的一对终端66和68,以便检测直流－交流转换器21的感应电压。整流器网络70—76接收电感器电压和产生全波整流电压。配置锁存器84,以接收整流电压和当整流电压在预定值以上时进入激发状态。位于整流器网络70—76和锁存器84之间的时间延迟电路118在锁存器网络的激发之前提供可调整的延迟时间。根据锁存器的激发,电感器电压降低,镇流器电路10切断谐振,从而降低施加给谐振电路28的电压和电流。
文档编号H05B41/24GK1282201SQ00121669
公开日2001年1月31日 申请日期2000年7月21日 优先权日1999年7月21日
发明者L·R·内罗尼 申请人:通用电气公司