专利名称：阻抗测量结构的制作方法
技术领域：
本发明是有关于一种阻抗测量结构，且特别是有关于一种可制作于电路基板表面的阻抗测量结构。
就公知而言，芯片封装用的基板或印刷电路板均针对实际的应用来加以设计，并须同时设计基板或印刷电路板的内部线路的线宽、线高、线距及介电层厚度，进而控制印刷电路板的内部线路的电阻抗值。值得注意的是，由于芯片封装用的基板或印刷电路板于工艺上的些微偏差，均有可能导致内部线路的线宽、线高、线距或介电层厚度相对地产生误差，使得内部线路的电阻抗值超出或低于原先设计的电阻抗值的公差范围(tolerance)。
承上所述，芯片封装用的基板或印刷电路板于制作完成后，均未检测其内部线路的电阻抗值，即进行下一阶段的组装作业，而仅在最终的实际产品上进行电阻抗值的检测。当基板或印刷电路板的内部线路的电阻抗值一旦不符合设计上的要求时，势必将降低最终实际产品的生产合格率。因此，芯片封装用的基板或印刷电路板于制作完成后，有必要预先检测其内部线路的电阻抗值，以排除电阻抗值不符标准的芯片封装用的基板或印刷电路板，使其无法进行下一阶段的组装作业，进而提升最终实际产品的生产合格率，并同时降低其制造成本。
基于本发明的上述目的，本发明提出一种阻抗测量结构，适用于一电路基板，此阻抗测量结构具有一第一测量焊垫及一第二测量焊垫，二者均配置于电路基板的表面。并且，此阻抗测量结构还具有一测量迹线，其配置于电路基板的表面，且测量迹线的一端连接至上述第二测量焊垫。其中，电路基板的表面具有一图案化线路层，而阻抗测量结构由此图案化线路层所构成。此外，电路基板具有一接地电路，而第一测量焊垫电连接至接地电路。另外，电路基板具有一保留区域及一切除区域，而此阻抗测量结构配置于切除区域的表面。
附图标记说明10电路基板 12切除区域12a板边 12b切割道14保留区域 16接地电路100阻抗测量结构 102第一测量焊垫104第二测量焊垫 106测量迹线200阻抗测量结构 202第一测量焊垫204第二测量焊垫 206第一测量迹线212第三测量焊垫 214第四测量焊垫216第二测量迹线 222第五测量焊垫请同样参考
图1，电路基板10通常由多层图案化线路层及多层绝缘层相互交错叠合而成，为了确定电路基板10的图案化线路层的导电迹线，其线宽、线高(线厚)、线距及介电层厚度是否都在公差(tolerance)范围内，因此，在制作电路基板10的同时，本发明利用电路基板10表层的图案化线路层来构成一阻抗测量结构100。此外，为了增加阻抗检测作业上的便利性，通常是将阻抗测量结构100设计于电路基板10的表面。另外，由于阻抗测量结构100在测量其电阻抗值后，即失去它的作用，故可将阻抗测量结构100设计位于电路基板10的切除区域12，包括设计在板边12a或切割道12b，且分别邻近于各个保留区域14，即位于未裁切的线路结构的旁边。
请同时参考图1、图2A、图2B，其中图2A、图2B分别为本发明实施例的一种阻抗测量结构，其应用于单一传输线(Single End)的示意图。首先，如图2A所示，阻抗测量结构100主要由一第一测量焊垫102、一第二测量焊垫104及一测量迹线106组成，其中第一测量焊垫102配设于电路基板10的表面，并经由绕线而电连接至电路基板10的接地电路16，例如一片状接地结构(ground plane)，而第二测量焊垫104亦配设于电路基板10的表面，并相邻于第一测量焊垫102，而测量迹线106则配设于电路基板10的表面，且测量迹线106的一端连接至第二测量焊垫104。因此，在图1的电路基板10于制作完成后，可将阻抗测量仪器的探针分别接触第一测量焊垫102及第二测量焊垫104，即可测量到这一段测量迹线106的电阻抗值。此外，如图2B所示，除了阻抗测量结构100的第一测量焊垫102可经由绕线而电连接至接地电路16外，测量迹线106的另一端亦可经由绕线而电连接至接地电路16，在这样的连接方式下，同样可利用阻抗测量仪器经由第一测量焊垫102及第二测量焊垫104来测量出此段测量迹线106的电阻抗值。
请再参考图1、图2A，由于测量迹线106的电阻抗值的大小对应测量迹线106的线长、线宽及线高，故可让此测量迹线106预先设计具有特定的线长、线宽及线高，并对应此段测量迹线106的线长、线宽及线高，而设定其电阻抗值的公差范围，因此，在大量制作图1的电路基板10的情况下，可抽样检测电路基板10的阻抗测量结构100，一旦发现阻抗测量结构100的测量迹线106的电阻抗值超出原先设定的电阻抗值范围时，则表示电路基板10的工艺发生问题，例如对位准确度下降或蚀刻率改变等工艺上的问题。
由于芯片内部的组件及线路的集成度(Integration)均日益增加，为了预防讯号于传输的过程中受到电磁场的干扰，因而发生讯号判读错误的现象，故公知技术产生出差动讯号(Differential Pair)的双传输线的设计。请参考图3A、图3B，其分别为本发明实施例的另一种阻抗测量结构，其应用于差动讯号传输线的示意图。首先，如图3A所示，阻抗测量结构200针对检测差动讯号的成对导电迹线的电阻抗值而设计，阻抗测量结构200主要由第一测量焊垫202、第二测量焊垫204及第一测量迹线206，以及第三测量焊垫212、第四测量焊垫214及第二测量迹线216所组成，其均可由图1的电路基板10的表层的图案化线路层所构成。
请同样参考图3A，第一测量焊垫202、第二测量焊垫204及第一测量迹线206均配设于图1的电路基板10的表面，而第一测量焊垫202可经由绕线而电连接至接地电路16，且第二测量焊垫204的位置邻近于第一测量焊垫202的位置，而第一测量迹线206的一端则连接至第二测量焊垫204。此外，第三测量焊垫212、第四测量焊垫214及第二测量迹线216均配置于图1的电路基板10的表面，且第三测量焊垫212、第四测量焊垫214及第二测量迹线216的位置均分别对应第一测量焊垫202、第二测量焊垫204及第一测量迹线206的位置，并且第三测量焊垫212可经由绕线而电连接至接地电路16。
请同样参考图3A，第一测量迹线206及第二测量迹线216的长度可设计相同，故可利用阻抗测量仪器经由第一测量焊垫202及第二测量焊垫204来测量第一测量迹线206的电阻抗值，并同时经由第三测量焊垫212及第四测量焊垫214来测量第二测量迹线216的电阻抗值。此外，请参考图3B，第一测量迹线206的另一端及第二测量迹线216的另一端也可分别经由绕线而电连接至电路基板的接地电路，在这样的连接方式下，也可利用阻抗测量仪器经由第一测量焊垫202及第二测量焊垫204来测量第一测量迹线206的电阻抗值，并同时经由第三测量焊垫212及第四测量焊垫214来测量第二测量迹线216的电阻抗值。同样地，经由上述的阻抗测量结构所测量出的第一测量迹线及第二测量迹线的电阻抗值均不能超出原先设定电阻抗值的公差范围，且两者不能差异过大，否则即表示电路基板10的工艺发生问题。
由于图3A、图3B的第一测量焊垫202及第二测量焊垫212均电连接至接地电路16，故可将第一测量焊垫202及第三测量焊垫212整合为图3C、图3D的第五测量焊垫222，其位置可对应位于第二测量焊垫204及第四测量焊垫214的中间位置，而其它第二测量焊垫204、第四测量焊垫214、第一测量迹线206及第二测量迹线216之间的相关位置均不改变，如此将可经由第五测量焊垫222及第二测量焊垫204来测量第一测量迹线206的电阻抗值，并可经由第五测量焊垫222及第四测量焊垫214来测量第二测量迹线216的电阻抗值。值得注意的是，第五测量焊垫222的较佳位置可配置在与第二测量焊垫204及第四测量焊垫214等距处，如此将可获得最佳的测量效果。
本发明实施例的阻抗测量结构制作于一电路基板的表面，例如芯片封装用的基板或一般印刷电路板的表面，并由电路基板表层的图案化线路层所构成。其中，阻抗测量结构由一第一测量焊垫、一第二测量焊垫及一测量迹线所构成，其中第一测量焊垫及第二测量焊垫配置于电路基板的表面，第一测量焊垫经由绕线而电连接至电路基板的接地电路，而测量迹线的一端则连接至第二测量焊垫，因此，可利用阻抗测量仪器分别经由两测量焊垫来测量此段测量迹线的电阻抗值。此外，本发明除了设计一种可对应检测单一传输线的图2A、图2B的阻抗测量结构100外，还设计另一种可对应检测差动讯号传输线的图3A、图3B及图3C、图3D的阻抗测量结构200。
综上所述，本发明的阻抗测量结构适用于电路基板(如芯片封装用基板或印刷电路板)的电阻抗值的检测，可在电路基板于制作完成后，或是制作过程中，由检测阻抗测量结构的测量迹线的电阻抗值是否在原先设定的电性阻抗值的公差范围内，用以表示电路基板的内部线路的线宽、线高、线距及介电层厚度，其是否符合原先设计上的要求，进而避免不合格的电路基板继续进行下一阶段的组装工艺，如此将可有效降低最终实际产品的工艺成本，并提高其工艺合格率。
虽然本发明已以一实施例说明如上，然其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求书为准。
权利要求
1.一种阻抗测量结构，适用于一电路基板，其中该电路基板具有一接地电路，其特征为该阻抗测量结构包括一第一测量焊垫，配置于该电路基板的表面，并电连接该接地电路；一第二测量焊垫，配置于该电路基板的表面；以及一测量迹线，配置于该电路基板的表面，且该测量迹线的一端连接至该第二测量焊垫。
2.如权利要求1所述的阻抗测量结构，其特征为该测量迹线的另一端电连接该接地电路。
3.如权利要求1所述的阻抗测量结构，其特征为该电路基板具有一图案化线路层，而该阻抗测量结构由该图案化线路层所构成。
4.如权利要求1所述的阻抗测量结构，其特征为该电路基板具有一保留区域及一切除区域，而该阻抗测量结构位于该切除区域的表面。
5.一种阻抗测量结构，适用于一电路基板，其中该电路基板具有一接地电路，其特征为该阻抗测量结构包括一第一测量焊垫，配置于该电路基板的表面，并电连接该接地电路；一第二测量焊垫，配置于该电路基板的表面；一第一测量迹线，配置于该电路基板的表面，且该第一测量迹线的一端连接至该第二测量焊垫；一第三测量焊垫，对应该第一测量焊垫的位置，而配置于该电路基板的表面，并电连接该接地电路；一第四测量焊垫，对应该第二测量焊垫的位置，而配置于该电路基板的表面；以及一第二测量迹线，对应该第一测量迹线的位置，而配置于该电路基板的表面，且该第二测量迹线的一端连接至该第四测量焊垫。
6.如权利要求5所述的阻抗测量结构，其特征为该第一测量迹线的另一端及该第二测量迹线的另一端电连接该接地电路。
7.如权利要求5所述的阻抗测量结构，其特征为该电路基板具有一图案化线路层，而该阻抗测量结构由该图案化线路层所构成。
8.如权利要求5所述的阻抗测量结构，其特征为该电路基板具有一保留区域及一切除区域，而该阻抗测量结构位于该切除区域的表面。
9.一种阻抗测量结构，适用于一电路基板，其中该电路基板具有一接地电路，其特征为该阻抗测量结构包括一第一测量焊垫，配置于该电路基板的表面，并电连接该接地电路；一第二测量焊垫，配置于该电路基板的表面；一第一测量迹线，配置于该电路基板的表面，且该第一测量迹线的一端连接至该第二测量焊垫；一第三测量焊垫，对应该第二测量焊垫的位置，而配置于该电路基板的表面；以及一第二测量迹线，对应该第一测量迹线的位置，而配置于该电路基板的表面，且该第二测量迹线的一端连接至该第三测量焊垫。
10.如权利要求9所述的阻抗测量结构，其特征为该第一测量迹线的另一端及该第二测量迹线的另一端电连接该接地电路。
11.如权利要求9所述的阻抗测量结构，其特征为该电路基板具有一图案化线路层，而该阻抗测量结构由该图案化线路层所构成。
12.如权利要求9所述的阻抗测量结构，其特征为该电路基板具有一保留区域及一切除区域，而该阻抗测量结构位于该切除区域的表面。
13.如权利要求9所述的阻抗测量结构，其特征为该第一测量焊垫的较佳位置配置在与该第二测量焊垫及第三测量焊垫等距处。
全文摘要
一种阻抗测量结构,适用于一电路基板,此阻抗测量结构具有一第一测量焊垫及一第二测量焊垫,二者均配置于电路基板的表面。阻抗测量结构还具有一测量迹线,其配置于电路基板的表面,且测量迹线的一端连接至上述第二测量焊垫。其中,电路基板具有一图案化线路层,其位于电路基板的表层,而上述的阻抗测量结构由此图案化线路层所构成。此外,电路基板具有一接地电路,而第一测量焊垫为电连接至上述的接地电路。另外,电路基板划分为一保留区域及一切除区域,而此阻抗测量结构位于上述的切除区域。
文档编号H05K1/02GK1387396SQ0212192
公开日2002年12月25日 申请日期2002年5月24日 优先权日2002年5月24日
发明者许志行, 徐鑫洲 申请人:威盛电子股份有限公司