专利名称：制造微波电路的方法
技术领域：
本发明一般地涉及微波电路，更具体而言，本发明涉及制造微波电路的方法。
背景技术：
传统上使用独立的薄膜元件(例如，微带(microstrip)或弯曲微带)来制造微波电路，这些独立的薄膜元件随后与一个或多个有源电路管芯被组装到经加工的金属封装体中，该金属封装体通常称为“金砖(goldbrick)。这些经加工的金属封装体通常构成了最终完成的电路的成本中相当大的部分。为了简化金砖的加工并且改进阻抗匹配，理想情况下薄膜元件与管芯自身的厚度相同。然而，高频率的微波电路将会导致高功率，而高功率又会导致高热耗散，高热耗散需要非常薄的管芯，薄的管芯导致薄的薄膜元件，薄的薄膜元件导致衬底易碎，易碎的衬底导致工艺产量低、成本高。
发明内容
本发明的一个方面体现在制造微波电路的第一种方法中。该方法包括在接地面之上沉积厚膜电介质，并且随后在该厚膜电介质上形成导体。通过以下步骤在接地面之上沉积厚膜电介质在接地面上沉积第一厚膜电介质层，并且随后风干所述第一层以去除溶剂，从而增加了所述第一层的孔隙度。所述第一层然后被烘干。此后，在所述第一层的之上沉积多个附加厚膜电介质层，每层在被沉积之后都被烘干。随后烧制所沉积的层。
本发明的另一方面体现在制造微波电路的第二种方法中。该方法包括在接地面上沉积电介质，并且随后在该电介质上形成导体。所述导体通过在所述电介质上沉积导电厚膜并且随后“亚烧结(subsinter)”该导电厚膜而形成。在亚烧结之前或之后，导电厚膜被图案化以确定至少一个导体。在亚烧结之后，蚀刻该导电厚膜以暴露该(或多个)导体，并且随后以完全烧结温度烧制该(或多个)导体。
本发明的另一方面体现在制造微波电路的第三种方法中。该方法包括在接地面上沉积第一电介质，并且随后在该第一电介质上形成导体。然后测量该导体的阻抗，并且与期望阻抗一起用于求解关于第二厚膜电介质的干印刷(dry print)厚度的方程。该第二厚膜电介质随后被沉积在所述导体和第一电介质之上，从而将所述导体密封在第一和第二电介质之间。此后，在第一和第二电介质上沉积接地防护层。
本发明的另一方面体现在制造微波电路的第四种方法中。该方法包括在接地面上沉积第一电介质，并且随后在该第一电介质上形成导体。随后在所述导体和第一电介质上沉积第二电介质，从而将该导体密封在第一和第二电介质之间。最后，通过1)在第一和第二电介质上预涂敷金属有机物层，并且随后2)在该预涂敷层之上沉积厚膜接地防护层，而在第一和第二电介质上形成接地防护层。
本发明的最后一个方面体现在制造微波电路的第五种方法中。该方法包括在接地面上沉积第一电介质，并且随后在该第一电介质上形成导体。随后在所述导体和第一电介质上沉积第二电介质，从而将该导体密封在第一和第二电介质之间。最后，通过1)在第一和第二电介质上放置聚合物屏(screen)并向该聚合物屏施加压力直到其至少部分地与电介质的轮廓相符合，并且随后2)通过聚合物屏印刷厚膜接地防护层，而在第一和第二电介质上形成接地防护层。
这里还公开了本发明的其他实施例。
附图中图示了本发明的示例性实施例，其中图1图示了制造微波电路的第一种方法；图2图示了在接地面上沉积的第一厚膜电介质层；图3图示了在图2中示出的厚膜电介质层上沉积的附加厚膜电介质层；图4图示了烧制之后的图3中示出的厚膜电介质层；图5图示了在图4中示出的厚膜电介质上沉积的导体；图6图示了制造微波电路的第二种方法；图7图示了导电厚膜在电介质上的沉积；图8图示了图7的横截面；图9图示了在图案化和蚀刻之后的图7和图8的导电厚膜；图10图示了制造微波电路的第三种方法；图11图示了被密封在第一和第二电介质之间的导体；图12图示了与微波电路并排形成的测试结构；图13图示了制造微波电路的第四种方法；图14图示了聚合物屏在第一和第二电介质之上的放置；图15图示了制造微波电路的第五种方法；以及图16图示了在微波电路附近沉积的厚膜电阻器。
具体实施例方式
图1、6、10、13和15图示了制造微波电路的各种方法。所述方法可以多种方式结合，这将通过阅读下面的说明而变得清晰。
图1中图示了制造微波电路的第一种方法。通常，方法100包括在接地面上沉积102厚膜电介质，并且随后在该厚膜电介质上形成104导体。通过以下步骤形成厚膜电介质在衬底上沉积106第一厚膜电介质层，并且随后风干108所述层以去除溶剂，从而增加了所述层的孔隙度。随后所述层以150℃进行烘干110。在沉积并烘干第一层之后，在第一层之上沉积112多个附加厚膜电介质层。在每个附加层，包括最末层，被沉积之后，烘干该层。在已经沉积并烘干了所有层之后，烧制114所沉积的层。
图2～图4图示了上述方法的示例性应用。图2以示例的方式图示了衬底200，衬底200可以是40密耳(mil)的经研磨的氧化铝陶瓷衬底。衬底200在其顶部表面上包括接地面204。然而，该接地面也可以在衬底的底部表面上，或者甚至在衬底的内部。为了说明的目的，短语“接地面”被规定为包括基本或完全覆盖一个表面的接地面，以及对于一个或多个具体导体来说起到接地面功能的接地迹线。
根据图1的方法，第一厚膜电介质层202被沉积在接地面204之上。在一个实施例中，电介质202是KQ CL-90-7858电介质(一种玻璃电介质)，这种电介质可从Heraeus Cermalloy(24 Union Hill Road，WestConshohocken，Pennsylvania USA)得到。然而，电介质202可以是其他电介质，具体地说可以是另外的KQ电介质、玻璃电介质或具有适合电气特性的其他电介质。
KQ CL-90-7858印刷起来就象标准的厚膜粘贴剂；具有3.95的介电常数(与氧化铝陶瓷的9.6相比)；具有2E-4的耗损角正切(losstangent)；可以在传统的带式炉中以850℃在空气中进行烧制；在烧制后是光学透明的；并且与DuPont QG150金(可从DuPont(1007 MarketStreet，Wilmington，Delaware，USA)得到)相容。KQ CL-90-7858的低损耗和低介电常数使得它特别适于构建微波电路(例如，微波传输线)。
通过丝网印刷(screen printing)，可以在衬底200/204上沉积KQ CL-90-7858。在实践中，发现在沉积之前使KQ CL-90-7858稀释到粘度为18.0±2.0是有帮助的，随后通过不锈钢屏(例如，200目(mesh)、1.6密耳的金属丝、0.8毫升的乳胶体)对其进行印刷以沉积被稀释的电介质。
如果所沉积的电介质层202立即被烘干，则它在干燥的时候很可能破裂。这被认为是被截留的气体(trapped gas)在电介质层内部产生异常压力的结果。然而已经发现，对电介质层的补充风干可以从电介质层中去除溶剂，从而增加了层的孔隙度。对于沉积在镀金氧化铝陶瓷衬底之上并具有约1.5密耳的干印刷厚度的第一层KQ CL-90-7858，风干至少45分钟，可以减轻该层被烘干时的破裂。在风干之后，所述层202可以进行标准的烘干(例如，在峰值温度约150℃处烘干约15分钟)。
在对第一厚膜电介质层202进行风干和烘干之后，可以在所述第一层之上沉积附加的厚膜电介质层300、302、304(例如，使用与在衬底上沉积第一厚膜电介质层相同的工序；见图3)。后继的每个层在下一层沉积之前都可进行约5分钟的快速烘干。假定被干燥而未经烧制的第一电介质层很可能比衬底200/204具有更多孔隙，并且假定类似于合成物的附加电介质层300～304相互之间趋向于形成比第一层202和衬底200/204之间更强的结合，则对附加的厚膜电介质层的补充风干一般是不必要的，并且可以被省却以缩短制造过程。
在已经沉积并干燥所有厚膜电介质层202、300～304之后，对这些层进行烧制(见图4的烧制后的电介质400)。如果这些层包括KQ CL-90-7858电介质，则可以使用常用的厚膜烧制工艺(例如，这些层可以在传统带式炉中以峰值温度约850℃于峰值处进行约10分钟的通风烧制。为了充分除气并烧去所有有机材料，可以采用温度的慢速控制的倾斜上升。同样，可以使用温度的慢速控制的倾斜下降来防止衬底破裂)。
在烧制期间，所沉积的电介质层202、300～304将收缩(即，由于溶剂和有机粘结剂被烧去)。结果，只能通过沉积足够的电介质层202、300～304以达到大于期望的最终电介质厚度的干印刷厚度(图3的T1)，从而获得期望的最终电介质厚度(或“烧制后印刷厚度”；图4的T2)。作为示例，前述的KQ CL-90-7858在烧制之后将收缩到其原始的未经烧制的厚度的约60％。其他的电介质可以具有更大或更小的收缩因子，但是对于给定制造商的特定产品类型来说收缩因子一般是固定的。所沉积的层的干印刷厚度和烧制后印刷厚度可以使用垂式厚度测微器(drop-gauge micrometer)或针式轮廓仪(stylus profilometer)来测量。
由于在沉积厚膜层期间对于可以多么精确地控制厚膜层的高度方面存在限制，并且由于后继厚膜层的沉积只是叠加了任何厚膜高度变化的效果，所以在某些情况下，沉积厚膜电介质层直到达到超过期望的干印刷厚度的干印刷厚度(T1)是可取的。随后可以通过多种方式获得精确的最终电介质厚度(T2)。一种方法是在烧制所沉积的层202、300～304之前平坦化这些被沉积的层到期望的干印刷厚度，并使用已知的收缩因子来获得最终的结果。在这种情况下，一个有用的公式是“干印刷厚度＝烧制后印刷厚度/收缩因子”。可以谨慎地使用简单剪切金属垫片方式(simplecutout metal shim pattern)来获得误差小于±0.4密耳的10密耳厚的电介质的最终厚度。一种更精确但更昂贵的方法是将烧制后的层研磨到期望的最终电介质厚度。利用此方法，10密耳厚的电介质层可以控制在小于±0.1密耳的变动范围内。然后可以抛光接地表面，以去除任何划痕，或者如果电介质是KQ CL-90-7858，则可以再烧制接地电介质400以平滑接地表面和边缘(即，由于KQ CL-90-7858在再烧制时趋向于回流(reflow)到小的角度)。
应当注意，对KQ CL-90-7858电介质来说，当使用研磨方法时，需要约11密耳的干印刷厚度来获得约5密耳的最终(烧制后)电介质厚度。
在接地面204之上沉积了厚膜电介质400之后，可以在该厚膜电介质上形成导体500(见图5)。作为示例，这样的导体可以通过在电介质400上沉积导电厚膜(例如，通过丝网印刷、模板印刷(stencil printing)或刮刀式印刷(doctor blading))并且随后在该导电厚膜中图案化并蚀刻导体来形成。或者，导体500可如图6示出的方法中所描述那样来形成。
图6图示了制造微波电路的第二种方法。方法600包括在接地面上沉积602电介质，并且随后在该电介质上形成604导体。
通过在电介质上沉积606导电厚膜并且随后“亚烧结”608该导电厚膜，在电介质上形成导体。这里，亚烧结被定义为一个加热过程，其以高于导电厚膜的纯粹“干燥”温度但低于制造商所推荐的导电厚膜“烧制”温度的温度来进行。
当在某些电介质上沉积某些导电厚膜的时候，导电厚膜与电介质发生反应，生成界面层(interface layer)，与相同的导电厚膜被沉积在诸如经研磨的氧化铝陶瓷之类的衬底上相比，该界面层更难被蚀刻。然而已经发现，亚烧结将产生能够通过化学蚀刻被成功地图案化的导电厚膜。亚烧结的气氛、温度和时间应当充足，以去除和烧去不需要的有机材料，以形成连贯(coherent)的但非完全被硬化的导电膜。亚烧结很大程度上降低了前述界面层的有害影响。
亚烧结产生了足以抵抗化学蚀刻以允许良好的图案界定同时最小化了界面层范围的导电厚膜层。界面层的实际形成是由复杂的固态扩散机制来确定的，这种机制与时间和温度高度相关。最小化界面层的范围使得在导电厚膜中被图案化的导体(或多个导体)被不希望地过度蚀刻之前，该界面层可以在同一蚀刻处理中被去除。
在亚烧结之前或之后，图案化610导电厚膜以限定该(或多个)导体。在亚烧结之后，蚀刻612导电厚膜以露出该(或多个)导体。随后以完全烧结温度烧制614该(或多个)导体。
图4和图7～图9图示了上述方法的示例性应用。图4图示了衬底200，作为示例，其可以是40密耳厚的经研磨的氧化铝陶瓷衬底。电介质400以多种构形中的任何一种被沉积在衬底200上，作为示例，可以形成具有差不多是梯形的截面的长且窄的凸台。见图8。在一个实施例中，电介质是KQ CL-90-7858。然而，该电介质可以是别的电介质，并且具体地说，可以是别的KQ电介质、玻璃电介质或其他具有适当电气特性的电介质。
如图7和图8所示，在电介质400上沉积导电厚膜700。厚膜700可以许多方式进行沉积，包括丝网印刷、模板印刷和刮刀式印刷。在一个实施例中，导电厚膜包括金，例如Dupont QG150。
导电厚膜700可以单独地沉积在电介质400上或者如图7所示，可以沉积在电介质400和衬底20两者的多个部分之上。如前所述，一些导电厚膜与其上沉积了这些导电厚膜的电介质发生反应，从而在导电厚膜700和电介质400之间形成界面层800，与相同的导电厚膜沉积在诸如经研磨的氧化铝陶瓷衬底之类的衬底上相比，该界面层800更难被蚀刻。当在KQ CL-90-7858上沉积DuPont QG150时就形成了这样的界面层800。在图8中可以最佳地看到该界面层800，图中示出了图7中所示的电介质400和导电厚膜700的横截面。
如果在KQ CL-90-7858之上沉积DuPont QG150之后，立即在DuPontQG150中图案化并蚀刻导体，则蚀刻界面层800所需的时间可能很长，以至发生对被图案化的导体的不希望的蚀刻。也就是说，蚀刻时间可能很长，以至于被图案化的导体的侧壁和边缘开始被侵蚀，这很可能改变导体的期望的阻抗。当A)导电厚膜700被沉积在两个或多个不同材料之上，并且B)该导电厚膜趋向于蚀刻得比所述材料之一更快的时候，就会存在不希望的导体蚀刻的影响。例如，沉积在氧化铝陶瓷衬底上的DuPontQG150的蚀刻速度要快于沉积在KQ CL-90-7858上的DuPont QG150。
可以通过在蚀刻之前“亚烧结”导电厚膜700来减轻上文中提到的问题。如前所述，亚烧结是一个加热过程，其以高于导电厚膜的纯粹“干燥”温度但低于制造商所推荐的导电厚膜的“烧制”温度的温度来执行。对于沉积在KQ CL-90-7858上的DuPont QG150，已经发现以在725℃～850℃之间的峰值温度进行亚烧结是有效的，并且已经发现以峰值温度约725℃亚烧结约10分钟是最有效的。
导电厚膜700在亚烧结之后，足以抵抗化学蚀刻，从而允许界面层800在对导电厚膜700中被图案化的任何导体900、902、904的过度蚀刻之前被蚀刻掉。以适当时间和温度进行的亚烧结还有助于均衡沉积在两种不同材料(例如，氧化铝陶瓷和KQ CL-90-7858)之上的导电厚膜的蚀刻速率。
可以在亚烧结之前或之后在导电厚膜700中图案化导体900～904，并且在亚烧结之后，可以蚀刻(例如，化学蚀刻)导电厚膜700以暴露该(或多个)导体。见图9。在蚀刻以及任何必需的清洁(例如，洗涤或冲洗)之后，烧制暴露出的导体900～940。对于DuPont QG150导体，可以在峰值温度约850℃来进行烧制。
图10图示了制造微波电路的另一种方法。方法1000从在接地面204上沉积1002第一电介质400开始，随后在电介质400上形成1004导体900(图11)。第一电介质和导体可以是厚膜(并且可能是多层厚膜)，但并非必须如此。
在沉积了所述第一电介质和导体之后，测量1006导体900的阻抗，并且所测量的阻抗和期望的阻抗被用于求解第二厚膜电介质的干印刷厚度(图11的T3)。随后在导体900和第一电介质400之上沉积1008第二厚膜电介质1100，从而将导体900密封在第一和第二电介质400、1100之间。随后在第一和第二电介质之上形成1010接地防护层1102。可选择地，接地防护层1102可以导电地耦合到接地面204。
在图10的方法的一个实施例中，第一和第二电介质是根据图1的方法所沉积的厚膜电介质，而导体是根据图6的方法所沉积的厚膜导体。
可以借助于时域反射计(time domain reflectometry)来测量导体900的阻抗。尽管可以从导体自身测量实际电路上的导体的阻抗，但是导体或周围导体的配置可能使得很难对导体的阻抗进行直接的测量。或者例如，不同设备上的导体的不同布局可能使阻抗测量设备难于测量不同配置的导体的阻抗。因此以下方法是有益的，即在形成微波电路的同时，使用与用于形成微波电路的相同的处理来形成测试结构1200，随后测量测试结构1200的阻抗，并且假定导体900的阻抗与之相同。图12中示出了这种测试结构。
如果所测量的导体900的阻抗小于期望阻抗，则应当使得第二厚膜电介质1100的烧制后印刷厚度厚于第一厚膜电介质400的烧制后印刷厚度。同样，如果所测量的阻抗大于期望阻抗，则应当使得第二厚膜电介质1100的烧制后印刷厚度薄于第一厚膜电介质400的烧制后印刷厚度。通常，可以以所测量的阻抗与期望阻抗的百分数偏差的两倍来调整第二电介质1100的厚度。随后可以通过前述的对收缩因子的考虑，以及是否将使用更为精确的厚度研磨方法，来确定第二电介质1100的合适的“干印刷”厚度。可以使用电磁场解算软件程序来确定所需的烧制后印刷厚度。两种这样的程序是“HFSS——高频结构仿真器”，它是完全三维的基于UNIX的程序，可从安捷伦科技(395 Page Mill Road，Palo Alto，California，USA)得到；和“Si8000”，可从Polar仪器(320 East Bellevue Avenue，San Mateo，California，USA)得到。
图13图示了制造微波电路的第四种方法。与图10的方法一样，方法1300从在接地面204上沉积1302第一电介质400开始，随后在电介质400上形成1304导体900(图11)。随后在导体900和第一电介质400之上沉积1306第二电介质1100，从而将导体密封在第一和第二电介质之间。第一和第二电介质以及导体可以是厚膜(并且可能是多层厚膜)，但并非必须如此。
在沉积了电介质400、1100和导体900之后，在第一和第二电介质400、1100之上形成1308接地防护层1102，该接地防护层1102可以导电地耦合到接地面204。可以通过1)以金属有机物层(例如ESL 8081-A，可从Electro-Science Laboratories有限公司(416 East Church Road，King ofPrussia，Pennsylvania，USA)获得)预涂敷1310第一和第二电介质，以及随后2)在预涂敷层上沉积1312厚膜接地防护层，来形成接地防护层1102。可以通过在电介质400、1100上放置聚合物屏1400(图14)，并向该聚合物屏施加压力直到其至少部分地与电介质的轮廓相符合，来在预涂敷层上沉积接地防护层1102。随后可以通过聚合物屏1400来印刷厚膜接地防护层1102。
在图13的方法的一个实施例中，第一和第二电介质是根据图1的方法所沉积的厚膜电介质，而导体是根据图6的方法所沉积的厚膜导体。
图13的方法还可以包括在沉积第二厚膜电介质之前测量导体900的阻抗，并且使用所测量的阻抗和期望阻抗来求解关于第二厚膜电介质的干印刷厚度的方程。
图15图示了制造微波电路的第五种方法。方法1500从在接地面204上沉积1502第一电介质开始，随后在电介质上形成1504导体900(图11)。随后在导体和第一电介质之上沉积1506第二电介质，从而将导体密封在第一和第二电介质之间。第一和第二电介质以及导体可以是厚膜(并且可能是多层厚膜)，但并非必须如此。
在沉积了电介质和导体之后，在第一和第二电介质上形成1508接地防护层1102。可以通过在电介质上放置1510聚合物屏1400(图14)，并向该聚合物屏施加压力直到其至少部分地与电介质的轮廓相符合，来沉积接地防护层。随后可以通过聚合物屏1400来印刷厚膜接地防护层1102。
在图15的方法的一个实施例中，第一和第二电介质是根据图1的方法所沉积的厚膜电介质，而导体是根据图6的方法所沉积的厚膜导体。
图15的方法还可以包括在沉积第二厚膜电介质之前测量导体900的阻抗，并且使用所测量的阻抗和期望阻抗来求解关于第二厚膜电介质的干印刷厚度的方程。
如前所述，可以结合图1、图6、图10、图13和图15中所示出的任何或全部方法。而且，通过1)在一个(多个)电介质上放置聚合物屏，2)向该聚合物屏施加压力直到其至少部分地与一个(多个)电介质的轮廓相符合，并且随后3)通过聚合物屏印刷厚膜电阻器1600，所述方法的任一个都可以额外包括在一个(多个)电介质附近形成厚膜电阻器1600。见图16，示出了厚膜电阻器1600，但没有示出通过其来进行印刷的聚合物屏。聚合物屏与图14中示出的屏1400类似，但是有不同的样式。
尽管在当今的制造工艺中，聚合物屏已经由不锈钢屏广泛替代，但是在凸起的电介质上或者附近印刷接地防护层或厚膜电阻器的方面，聚合物屏特别有用，因为可以向聚合物屏施加压力以使其在一定程度上符合电介质的轮廓，从而缓和了厚度与对不准(misalignment)的关系问题，其中所述关系问题是与通过没有与在其上将要印刷接地防护层或厚膜电阻器的表面相平齐(或至少靠近)的屏来印刷厚膜电阻器的接地防护层相关联的。尽管还可以在铺设陡峭(steep)的电介质(即，相对意义的陡峭)之前印刷厚膜电阻器，但是这样做可能使电阻器经受了重复的高温烧制，从而引起电阻器的值不可接受地从其想要的值漂移开。
如本领域的普通技术人员在阅读上述说明之后将会理解的，图1、图6、图10、图13和图15中示出的方法可以用于构建传输线，例如微带、带状线(stripline)、共面同轴线(coplanar coaxial line)和/或准同轴线(quasi-coaxial line，即横截面不对称的同轴线)。传输线可以制造得如制造工艺允许的那样薄和窄，但应当注意，更薄和更窄的电介质导致更窄的导体，从而导致更多的导体损耗。
本申请涉及John F.Casey等人在和本申请同日递交的名为“在电介质上形成导体的方法(Methods for Forming a Conductor on a Dielectric)”的申请(卷号10030748-1)；以及John F.Casey等人在和本申请同日递交的名为“在衬底上沉积厚膜电介质的方法(Methods for Depositing aThickfilm Dielectric on a Substrate)”的申请(卷号10030747-1)。这些申请所公开的所有内容在这里作为参考而被引入。
尽管这里已经详细描述了本发明的示例性的和当前是优选的实施例，但是应当理解，本发明的概念可以以其他不同的方式被实现和利用，并且所附权利要求应当被解释为包括除了由现有技术所限制的之外的这些变化。
权利要求
1.一种制造微波电路的方法，包括a)通过以下步骤在接地面上沉积厚膜电介质i)在所述接地面上沉积第一厚膜电介质层；ii)风干所述第一层以去除溶剂，从而增加所述第一层的孔隙度；iii)烘干所述第一层；iv)在所述第一层之上沉积附加的厚膜电介质层，在每层被沉积之后进行烘干；以及v)烧制所沉积的层；以及b)在所述厚膜电介质上形成导体。
2.如权利要求1所述的方法，还包括通过以下步骤在所述厚膜电介质附近形成厚膜电阻器a)在所述厚膜电介质上放置聚合物屏，并向所述聚合物屏施加压力直到其至少部分地与所述厚膜电介质的轮廓相符合；以及b)通过所述聚合物屏来印刷所述厚膜电阻器。
3.一种制造微波电路的方法，包括a)在接地面上沉积电介质；以及b)通过以下步骤在所述电介质上形成导体i)在所述电介质上沉积导电厚膜；ii)亚烧结所述导电厚膜；iii)图案化所述导电厚膜以限定至少一个导体；iv)在亚烧结之后，蚀刻所述导电厚膜以暴露所述至少一个导体；以及v)以完全烧结温度烧制所述所暴露的至少一个导体。
4.如权利要求3所述的方法，其中，通过以下步骤来沉积所述电介质a)在所述接地面上沉积第一厚膜电介质层；b)风干所述第一层以去除溶剂，从而增加所述第一层的孔隙度；c)烘干所述第一层；d)在所述第一层之上沉积附加的厚膜电介质层，在每个附加的层被沉积之后进行烘干；以及e)烧制所沉积的层。
5.如权利要求3所述的方法，还包括通过以下步骤在玻璃电介质附近形成厚膜电阻器a)在所述玻璃电介质上放置聚合物屏，并向所述聚合物屏施加压力直到其至少部分地与所述玻璃电介质的轮廓相符合；以及b)通过所述聚合物屏来印刷所述厚膜电阻器。
6.一种制造微波电路的方法，包括a)在接地面上沉积第一电介质；b)在所述第一电介质上形成导体；c)测量所述导体的阻抗，并且使用所测量的阻抗和期望阻抗来求解关于第二厚膜电介质的干印刷厚度的方程；d)在所述导体和所述第一电介质上沉积所述第二厚膜电介质，从而将所述导体密封在所述第一和第二电介质之间；以及e)在所述第一和第二电介质上形成接地防护层。
7.如权利要求6所述的方法，其中，所述阻抗测量是使用时域反射计来进行的。
8.如权利要求6所述的方法，其中，所述阻抗测量是在测试结构上进行的，其中，所述测试结构是使用与用于形成所述微波电路的相同的工艺与所述微波电路平行地形成的。
9.如权利要求6所述的方法，其中，所述第一电介质是厚膜电介质。
10.如权利要求9所述的方法，其中a)如果所述导体的所测量阻抗小于所述期望阻抗，则所述第二厚膜电介质的所述干印刷厚度应当厚于所述第一厚膜电介质的干印刷厚度；以及b)如果所述所测量的阻抗大于所述期望阻抗，则所述第二厚膜电介质的所述干印刷厚度应当薄于所述第一厚膜电介质的干印刷厚度。
11.如权利要求6所述的方法，还包括将所述接地防护层导电地耦合到所述接地面。
12.如权利要求6所述的方法，其中通过以下步骤沉积所述第一和第二电介质中的至少一个a)在所述接地面上沉积第一厚膜电介质层；b)风干所述第一层以去除溶剂，从而增加所述第一层的孔隙度；c)烘干所述第一层；d)在所述第一层之上沉积附加的厚膜电介质层，在每个附加的层被沉积之后进行烘干；以及e)烧制所沉积的层。
13.如权利要求6所述的方法，还包括通过以下步骤在所述电介质附近形成厚膜电阻器a)在所述电介质上放置聚合物屏，并向所述聚合物屏施加压力直到其至少部分地与所述电介质的轮廓相符合；以及b)通过所述聚合物屏来印刷所述厚膜电阻器。
14.一种制造微波电路的方法，包括a)在接地面上沉积第一电介质；b)在所述第一电介质上形成导体；c)在所述导体和第一电介质上沉积第二电介质，从而将所述导体密封在所述第一和第二电介质之间；以及d)通过以下步骤在所述第一和第二电介质上形成接地防护层i)在所述第一和第二电介质上预涂敷金属有机物层；并且随后ii)在所述预涂敷层之上沉积厚膜接地防护层。
15.如权利要求14所述的方法，其中所述第二电介质是厚膜电介质，所述方法还包括在沉积所述第二厚膜电介质之前，测量所述导体的阻抗，并且使用所测量的阻抗和期望阻抗来求解关于所述第二厚膜电介质的干印刷厚度的方程。
16.如权利要求14所述的方法，其中，通过以下步骤来沉积所述第一和第二电介质中的至少一个a)在所述接地面上沉积第一厚膜电介质层；b)风干所述第一层以去除溶剂，从而增加所述第一层的孔隙度；c)烘干所述第一层；d)在所述第一层之上沉积附加的厚膜电介质层，在每个附加的层被沉积之后进行烘干；以及e)烧制所沉积的层。
17.如权利要求14所述的方法，其中沉积所述厚膜接地防护层包括a)在所述电介质上放置聚合物屏，并向所述聚合物屏施加压力直到其至少部分地与所述电介质的轮廓相符合；以及b)通过所述聚合物屏来印刷所述厚膜接地防护层。
18.如权利要求14所述的方法，还包括通过以下步骤在所述电介质附近形成厚膜电阻器a)在所述电介质上放置聚合物屏，并向所述聚合物屏施加压力直到其至少部分地与所述电介质的轮廓相符合；以及b)通过所述聚合物屏来印刷所述厚膜电阻器。
19.一种制造微波电路的方法，包括a)在接地面上沉积第一电介质；b)在所述第一电介质上形成导体；c)在所述导体和第一电介质上沉积第二电介质，从而将所述导体密封在所述第一和第二电介质之间；以及d)通过以下步骤在所述第一和第二电介质上形成接地防护层i)在所述第一和第二电介质上放置聚合物屏，并向所述聚合物屏施加压力直到其至少部分地与所述电介质的轮廓相符合；以及ii)通过所述聚合物屏印刷厚膜接地防护层。
20.如权利要求19所述的方法，其中所述第二电介质是厚膜电介质，所述方法还包括在沉积所述第二厚膜电介质之前，测量所述导体的阻抗，并且使用所测量的阻抗和期望阻抗来求解关于所述第二厚膜电介质的干印刷厚度的方程。
21.如权利要求19所述的方法，其中，通过以下步骤来沉积所述第一和第二电介质中的至少一个a)在所述接地面上沉积第一厚膜电介质层；b)风干所述第一层以去除溶剂，从而增加所述第一层的孔隙度；c)烘干所述第一层；d)在所述第一层之上沉积附加的厚膜电介质层，在每个附加的层被沉积之后进行烘干；以及e)烧制所沉积的层。
22.如权利要求19所述的方法，还包括通过以下步骤在所述厚膜电介质附近形成厚膜电阻器a)在所述厚膜电介质上放置聚合物屏，并向所述聚合物屏施加压力直到其至少部分地与所述厚膜电介质的轮廓相符合；以及b)通过所述聚合物屏来印刷所述厚膜电阻器。
全文摘要
本发明公开了使用厚膜元件制造微波电路的方法，所述厚膜元件包括沉积在接地面上的第一多层厚膜电介质；沉积在所述第一厚膜电介质上的厚膜导体；沉积在所述第一电介质和所述导体上以密封所述导体的第二多层厚膜电介质；沉积在所述第一和第二电介质上的厚膜接地防护层；和沉积在所述第一和第二电介质附近的厚膜电阻器。
文档编号H05K1/02GK1574451SQ20041003720
公开日2005年2月2日 申请日期2004年4月22日 优先权日2003年6月19日
发明者约翰·F·凯西, 刘易斯·R·达夫, 玲·刘, 詹姆斯·R·德雷赫莱, 小弗雷德里克·R·劳, 罗斯玛丽·O·约翰逊 申请人:安捷伦科技有限公司