专利名称：半导体器件、噪声减小方法以及屏蔽盖的制作方法
技术领域：
本发明涉及一种贴装于在计算机设备等中所使用的存储模块和其他多芯片模块等上的半导体器件，一种减小半导体器件中的多余辐射噪声的方法，以及一种在半导体器件中所使用的屏蔽盖。
背景技术：
最近，由于在计算机行业的领域中笔记本电脑等的尺寸减小，作为用作主存储器的半导体模块的存储模块做得更为密集并且尺寸更小。存储模块具有其上以高密度贴装有半导体存储芯片以使其高速运行的存储器件。存储模块需要在其有限的贴装区域中贴装大量的存储芯片。因此，一些产品具有在其上贴装的具有较小贴装面积的芯片尺寸封装(下面缩写为CPS)和较薄型带载封装(下面缩写为TCP)等，而不是现有的薄型小外廓封装(TSOP)。
另一方面，由于计算机性能的提高，主存储器的总线速度得到提高。此外，由于存储模块的运行频率也增加了，因此产生了从存储模块辐射出多余电磁噪声这一严重问题。
在其上贴装有CSP和TCP的存储模块中，将半导体芯片密封到薄衬底或薄膜带中。不过，由于具有这种结构的半导体芯片对外部压力等的抵抗力较差，而且还需要考虑散热效果，因此半导体芯片必须使用由诸如金属等合适原料制成的屏蔽盖来进行覆盖。
日本未核专利申请公开No.2000-251463(下面称之为专利文献1)公开了上述技术的典型例子。在该例子中，屏蔽片是通过层叠至少粘合剂片和铝片来形成的，并且被粘合在存储芯片的上表面和印刷电路衬底的上表面上，以覆盖半导体存储芯片，从而对半导体存储芯片进行电磁屏蔽并且将它们固定到印刷电路衬底上。假设当使用了该技术时，由于从存储芯片辐射出的电磁噪声是通过铝片进行屏蔽，并且进而通过粘合剂片来固定存储芯片，因此可以抑制因振动而发生的连接故障，并且进而通过使用铝片作为热沉来得到预期的散热效果。
不过，对于目前的计算机技术，要对具有高密度和高速度的存储模块进行有效地加固和电磁屏蔽仍然存在以下问题。
首先，在上述专利文献1中所公开的技术中，其中屏蔽片是通过层叠粘合剂片和铝片形成的，并且被粘合在存储芯片的上表面和印刷电路衬底的上表面上，以覆盖半导体存储芯片，从而对半导体存储芯片进行电磁屏蔽并且将它们固定到印刷电路衬底上，引起的缺陷在于由于存储模块和屏蔽片之间的热扩散系数差异，由粘合容易引起扭曲，并且难以保证散热特性和粘合表面区域。为了防止这些缺陷，要求屏蔽方法进一步减少与电路衬底或存储芯片相接触的面积。
此外，从机械强度的角度看，其中用屏蔽盖，也就是用专利文献1中所公开的金属盖来覆盖存储芯片的存储模块具有较高的机械强度，从而与没有用屏蔽盖覆盖的存储模块相比，该存储模块在机械强度方面是更为优选的。
不过，作为研究结果，本发明人发现当存储模块高速运行时，与当存储模块不具有任何屏蔽时(也就是当没有用屏蔽盖来覆盖电路时)相比，当存储模块具有覆盖电路的浮置状态的屏蔽盖时辐射的电磁噪声更为严重。
这是因为屏蔽盖自身起到接线天线的作用。假设为了防止这一缺陷，优选情况下将屏蔽完全固定在参考电势上。具体地说，为了减小从屏蔽盖辐射出的电磁噪声，优选情况下要对从存储模块辐射出的噪声进行屏蔽。出于这一目的，优选情况下将与屏蔽盖相接触的电路衬底的整个部分连接到参考电势上。不过，难以实际将该连接应用到产品上。这是因为有必要在与屏蔽盖的接触表面相对应的电路衬底上形成接地构图，以将屏蔽盖整体地连接到参考电势上。不过，由于有信号线形成于衬底上，因此在屏蔽盖的整个周边附近的电路衬底上不能形成接地构图。此外，由于屏蔽盖的结构问题，这难以使衬底与屏蔽盖的整个周边相接触。而且，即使强行使衬底与屏蔽盖的整个周边相接触，由于其增加的接触面积，热扩散系数的差异会引起扭曲。
此外，从以上讲述可以明显看出，由于从存储模块辐射出噪声的机制是不清楚的，因此有效的安装方法并不明显。相应地，发现当存储模块在屏蔽盖于任意部分接地的状态下以例如133MHz或更大的频率运行时，与浮置状态下在666MHz等作为频率的谐波分量的高频区域中相比，辐射的电磁噪声要更多。
发明内容
本发明的目的是提出一种噪声减小方法，用于通过弄清从半导体模块特别是从存储模块辐射出噪声的机制来减小从半导体模块辐射出的噪声。
本发明的另一目的是提出一种噪声减小方法，用于在其上贴装有CSP或TCP半导体存储芯片的半导体模块中确保热和机械强度的同时，减小在高频操作中的多余辐射噪声。
本发明的又一目的是提出一种半导体模块，具体地说，一种在保持热和机械强度的同时能够减小高频操作中的多余辐射噪声的存储模块。
本发明的再一目的是提出一种能够减小半导体模块特别是存储模块中的多余辐射噪声的屏蔽盖。
根据本发明，提供诸如具有贴装于电路衬底上的多个存储芯片的存储模块等半导体模块。该半导体模块包括导电屏蔽盖；信号线，其置于电路衬底上并且使半导体芯片相互连接；以及参考电势连接引线，其置于插在电路衬底上的各个半导体芯片之间的信号线上或从信号线延伸的延伸线上，并且参考电势连接引线在多个位置处与屏蔽盖相连。
具体地说，在具有贴装于电路衬底上的多个存储芯片的存储模块中，组成屏蔽盖的金属盖覆盖半导体存储芯片，并且在多个位置处与在电路衬底的上表面上的参考电势(接地或电源)构图进行点接触或表面接触，从而对半导体存储芯片进行电磁屏蔽。对于该结构，虽然由LSI操作所感应的电流在金属盖中流动，但是金属盖被固定到与其相接触的电路衬底上，从而感应电流在相互消散或抵消的方向上流动。
根据上述结构，由于到参考电势的连接点有效地沿着信号线放置，因此电流所反馈到的反馈电流流经具有短距离(小回路)并且靠近信号路径的路径。结果，通过反馈电流形成的磁场相互抵消，从而辐射到外部的电磁波较少，从而可以布置低EMI模块。
在本发明中，由于金属保护盖(也就是屏蔽盖)的电势可以设定为与参考电势接近，存储模块的屏蔽盖和衬底不太可能用作接线天线，从而可以减小多余的电磁辐射。此外，虽然由LSI操作感应的电流在金属盖中流动，但是由于设定的屏蔽盖的接地点使得感应电流消散并且指向与控制系统信号相同的方向，因此可以进一步减小由电流导致的多余电磁辐射。
图1A和1B解释了在具有现有金属盖的存储模块中所使用的结构，其中图1A为上表面图，示出了其中附着金属盖的情况，图1B为上表面图，示出了其中去除盖的情况；图2解释了当其中现有金属盖被连接到电路衬底的部分置于电路衬底的拐角部分时通过控制系统信号形成的电流回路；图3A、3B和3C解释了根据本发明实施例的半导体模块，其中图3A为上表面图，示出了其中附着金属盖的情况，图3B为上表面图，示出了其中去除盖的情况，图3C示出了具有用于将盖连接到衬底的弹簧属性的接触部件的例子；图4示出了通过图1所示的存储模块中的控制系统信号形成的电流回路；图5示出了通过本发明中的控制系统信号形成的电流；图6A和6B为透视图和截面图，分别解释了根据本发明实施例的半导体模块的结构，并且图6C和6D为透视图，示出了根据本发明的半导体模块中所使用的金属盖的例子；图7A、7B、7C和7D为前视图、平面图、截面图和后视图，示出了根据本发明的半导体模块中所使用的盖结构的例子；图8A、8B、8C和8D为前视图、平面图、截面图和后视图，示出了根据本发明的半导体模块中所使用的盖结构的另一例子；以及图9解释了根据本发明的接地效果。
具体实施例方式
下面参照附图来详细讲述本发明的实施例。
图3A、3B和3C示出了作为根据本发明实施例的半导体模块的例子的存储模块。图3A为平面图，示出了具有带有贴装于电路衬底11上的导电组件的屏蔽盖12的本发明的存储模块，图3B为平面图，示出了其中从电路衬底11去除屏蔽盖12的本发明的存储模块。此外，图3C为截面图，示出了用于将本发明的屏蔽盖12电气连接到电路衬底11的参考电势的接触部件16，并且接触部件16组成金属盖连接导体。
如图3A和3B所示，本发明的存储模块包括电路衬底11、贴装于衬底11上的多个半导体存储芯片10，以及金属屏蔽盖12，也就是说，放置保护盖12，以覆盖半导体存储芯片10。
电路衬底11可以是任意屏蔽盖，只要其通常用于存储模块，并且例如，可以使用由玻璃纤维环氧树脂等绝缘衬底组成并且具有形成于其上的由铜等制成的布线构图的印刷衬底来作为电路衬底11。此外，多种类型的布线(图中未示出)以多层布线的形式形成于电路衬底11中。这些布线除了电源线、接地线等之外，还包括各种类型的信号线。这些信号线包括作为存储模块的控制系统信号线的时钟信号线、地址信号线和控制信号线。
多个半导体存储芯片10通过诸如TCP等贴装方法贴装于其中包含有多层布线的电路衬底11上。基本上，以上所述的控制系统信号被共用地布线到贴装于电路衬底11上的多个半导体存储芯片10。虽然对半导体存储芯片10的封装结构没有特别限定，但是它具有例如如下结构，即将包括有诸如DRAM等存储器件的硅衬底通过环氧树脂密封到聚酰亚胺等绝缘带中。
此外，如图3B所示，在电路衬底11的下部分其右侧和左侧上形成了固定孔13，以固定屏蔽盖12。所示的固定孔13作为到参考电势的连接构图是有用的。
下面参照图2来具体讲述图3A和3B所示的电路衬底11中的布线。作为半导体模块的例子，图4示出了被称为小外廓DIMM(下面简称为SODIMM)的存储模块结构。该存储模块具有贴装于电路板11的两侧上的多个半导体存储芯片10。图4所示的存储模块(SODIMM)的各个半导体存储芯片10通过各种类型的布线电气连接到置于电路板11的下端的被称为J盒的接触焊盘17，并且通过将接触焊盘17插入到插座中来电气连接到母板(图中未示出)。接触焊盘17的插脚的放置是被惟一限定的，也就是说，用于控制存储器的控制系统信号(时钟信号、地址信号、控制信号)的布线20被集中置于电路衬底11的中部，从电路衬底11的中部分支到左边和右边，并且连接到各个半导体存储芯片10。换句话说，通过半导体存储芯片10来共用控制系统信号线。
如图4所示，当在存储模块上设定X轴和Y轴时，由控制系统信号产生并且流经置于电路衬底11上的半导体存储芯片10的电流首先在Y方向上流动，然后在X方向上流动。
为了让本发明容易被理解，下面参照图2来讲述图1A和1B所示的现有存储模块。如图1A所示，与图3A所示的存储模块类似，现有存储模块包括电路衬底11和屏蔽盖12。此外，如图1B所示，现有存储模块具有形成于其拐角的右侧和左侧上的电路衬底11的下部的盖固定孔13，并且屏蔽盖12通过盖固定孔13被连接到参考电势，例如接地电势。已经发现当如上所述屏蔽盖12只被连接到电路衬底11的拐角部分时，产生了多余的电磁辐射。
下面来讲述对发生多余电磁辐射的原因进行分析的结果。首先来讲述其中屏蔽盖12电气浮置的情况。在这种情况下，通过由电路衬底11和屏蔽盖12之间的静电结合来感应到屏蔽盖12而产生了多余电磁辐射。诸如屏蔽盖12和电路衬底11的接地导体板等具有不同尺寸的两个导电板构成了起有效辐射源作用的接线天线。
相比之下，发现当屏蔽盖12仅通过如图1所示的拐角部分连接到参考电势时，所产生的多余电磁辐射要比其中屏蔽盖12电气浮置的情况要多。具体地说，已经证实当屏蔽盖12不合适地连接到参考电势时，多余电磁辐射会增加。
当在屏蔽盖12仅通过拐角部分的固定孔13连接到参考电势的状态下控制系统信号电流流到布线20时，电流被感应到屏蔽盖12，如图2所示。具体地说，发现虽然由流经控制系统信号线的电流产生的感应电流和反馈电流流经参考电势层13和流经形成屏蔽盖12的导体，但是当通过少许接地点来施加参考电势时，形成了其中屏蔽盖12的感应电流聚集的部分。因此，强磁场形成于聚集部分的附近，结果，相反地多余辐射要强于浮置的情况。
更为详细地说，在如图2所示的现有情况中的现有控制系统信号的电流包括控制系统信号的电流、流经屏蔽盖12的各个半导体存储芯片10的感应电流，以及在电路衬底11的参考电势中流动的反馈电流。在所示的例子中，屏蔽盖12中和电路衬底11中的参考电势连接点13置于与控制系统信号线20隔开的屏蔽盖12的拐角部分中。结果，如空心箭头所示的流经控制系统信号线20的电流将电流感应到屏蔽盖12，并且所感应的电流相对于连接点，也就是相对于固定孔13在Y方向上流动。在图2中，由图3所示的两个半导体存储芯片10所感应的感应电流的电流路径由标号21和22表示，并且它们的反馈电流分别由标号23和24表示。此外，在两个半导体存储芯片10中的相对于控制系统信号电流的反馈电流由标号25和26表示。
从图2中可以明显看出，当连接点13置于拐角部分时，电流具有较大的回路，并且特别地，流经屏蔽盖12的感应电流具有Y方向上的电流分量。X方向上的各个电流从电路衬底11的中心部分分支到右侧和左侧，从而在存储模块的右侧和左侧上磁场的方向是相反的。当从距离来看各个电流时，由于它们在相互抵消的方向上作用，因此不易产生多余的辐射。另一方面，由于Y方向上的感应电流不具有如上所述的对称属性，因此它们作为产生多余辐射的一个因素。相应地，发现屏蔽盖12的连接点13对辐射的影响较大。
具体来说，虽然屏蔽盖12中的电流在X或Y方向上流动，但是在作为存储模块的纵向的X方向上的各个电流所产生的噪声的作用使得在距离上相互抵消，因此不易成为辐射源。不过，由于Y方向上的电流所产生的噪声没有相互抵消，并且成为由在Y方向上流动的电流产生电磁波的辐射源。因此电流产生了强的辐射噪声。
根据本发明人所进行的实验，发现存在其中屏蔽盖12(电场)和电路衬底11的参考电势的导体之间的电势的差异相对较小的部分，并且通过合适地选择其上屏蔽盖12被连接到电路衬底11的参考电势的位置来减小多余电磁辐射。此外，还发现由于通过增加电路衬底11到屏蔽盖12的连接点的个数，可以使屏蔽盖12的电势更接近参考电势，因此屏蔽盖12和电路衬底11不易起接线天线的作用，从而可以进一步减小多余电磁辐射。
从以上讲述的角度看，本发明人发现，通过合理地选择屏蔽盖12和电路衬底11之间的参考电势连接点并且增加连接点的个数，可以大幅度地减小多余电磁辐射。
回到图3B和3C，根据本发明实施例的存储模块不仅包括置于拐角部分的连接点13的参考电势连接构图，而且电路衬底11的参考电势连接构图15a置于位于四个半导体存储芯片10的右端和左端上的半导体存储芯片10a和10d的控制系统信号线20的正上方。另外，电路衬底11的参考电势连接构图15b也置于从位于半导体存储芯片10a和10b、10b和10c以及10c和10d之间的控制系统信号线延伸的延伸线上。此外，电路衬底11的参考电势连接构图15c也置于位于电路衬底11的中心部分中的控制系统信号线上。
如图3C所示，将接触部件16插入电路衬底11的每一个参考电势连接构图15b中，以将屏蔽盖12电气连接到电路衬底11的参考电势。
在该结构中，由于半导体存储芯片10自身的电势实际上随同时切换噪声等的控制系统信号而变化，因此电流通过半导体存储芯片10和屏蔽盖12之间的电容被感应到屏蔽盖12。当将屏蔽盖12连接到电路衬底11的参考电势时，电流流经屏蔽盖12(21)并且到达连接位置15a和15b。
参照图5，在图1所示的存储模块中，屏蔽盖12到电路衬底11的连接点15a、15b和15c沿着控制系统信号的电流路径20放置，以便可以减小电磁辐射噪声。
换句话说，在具有置于如图5所示的控制系统信号流的引线端附近的屏蔽盖12的连接部分的例子中，流经屏蔽盖12的感应电流20和21以及流经电路衬底11的反馈电流27和28流经沿着信号线的路径，并且几乎由X方向的分量组成。相应地，即使反馈电流具有大回路，辐射的噪声仍然可以相互抵消。具体地说，从各个半导体存储芯片10a～10d感应到屏蔽盖12的电流的电流路径21和22、上述电流的反馈电流27和28的Y分量电流，以及反馈电流的回路得到了尽可能的减小，并且也使得反馈电流流经电流路径21和22。对于这种操作，由于各个电流集中在X方向上，因此由其产生的噪声在距离上相互抵消。结果，可以减少多余的电磁辐射。
参照图6A～6D来讲述本发明实施例中所使用的屏蔽盖12的接地模式。图6A和6B分别为根据本发明实施例的存储模块的结构的透视图和截面图。此外，图6C为存储模块的屏蔽盖12的实施例的透视图，图6D为存储模块的屏蔽盖12的另一实施例的透视图。
在图6A中，固定孔13的内部镀有金属，并且传导到存储模块的参考电势(接地或电源)。相应地，通过将屏蔽盖12插入到连接点13中来将其固定到衬底，并且没有施加任何绝缘涂层的屏蔽盖12的表面部分或截面与金属孔13的镀过的部分相接触。因此，将屏蔽盖12的电势设定为存储模块的参考电势。此外，通过将电路衬底11的接地位置15a、15b和15c的构图经过置于电路衬底11上的接触部件16电气连接到屏蔽盖12，来增加参考电势连接点的个数。
另一方面，图6C和6D所示的屏蔽盖12具有由金属组成的组件和用于覆盖该组件的绝缘膜。屏蔽盖12具有面向半导体存储芯片10并连接到接触部件16的内部部分30，并且去除该部分30的绝缘层，同时也去除待连接到电路衬底11的屏蔽盖12右端和左端部分29的绝缘层。
图7A、7B、7C和7D示出了根据本发明的金属盖的例子。所示的金属盖是通过处理单个不锈钢片来形成的，并且被固定到电路衬底11，以覆盖贴装于电路衬底11的两表面上的多个存储芯片。此外，金属盖在其中心部分与贴装于电路衬底11上的接触部件16相接触，以防止金属盖变形。在图中，金属盖具有弹簧属性，以便当其通过与电路衬底11的固定孔13相啮合来将金属盖固定到电路衬底11和固定在电路衬底11上，以将电路衬底11夹在其内部之间时，能够确保有足够的强度。
只要所示金属盖可以保护存储芯片免受外部机械应力、对电磁噪声进行屏蔽并且还用作热沉，则对其材料和厚度都没有特别限制。也可以使用其他金属(例如铜)来取代不锈钢。此外，将绝缘涂层应用于金属盖的表面或者在其上粘合绝缘材料，并且也将涂层应用于其内部，以防止短路。不过，从连接到如上所述的电路衬底11的参考电势的金属盖的部分去除绝缘涂层或绝缘材料。
这里需要指出的是，虽然在本实施例中示出了其中金属盖是由单个不锈钢片处理而成并且衬底被夹在其间的例了，但是该结构只是一个例子，金属盖并不限于该结构。
例如，以具有图8所示的这样结构使两个金属盖从其前表面和后表面被固定到衬底。
接下来，参考图9来讲述根据本发明的接地效果。
图9为一表格，示出了当以高速实际运行并且具有屏蔽盖的存储模块在任意位置接地时从电磁噪声辐射出的能量的模拟结果。在该模拟中，存储模块以133MHz的频率运行，并且图9示出了在频率为666MHz和800MHz时在所有方向(W)上辐射的能量。通过将当屏蔽盖处于浮置状态时的辐射能量设定为1，来对这里所示的值进行标准化。从图9可以明显看出，当屏蔽盖在拐角部分中接地时，辐射出10.83和283.49的能量。另一方面，通过将接地部分10的个数增加到10个部分和16个部分，可以大大减小辐射的能量。
从图9还可以明显看出，根据连接处的不同而不同地辐射电磁辐射噪声。根据本发明，这是因为当屏蔽盖被连接到电路衬底时，辐射是由流经盖的感应电流的Y分量和在参考电势中流动的反馈电流的Y分量引起的。
作为本发明的其他实施例，虽然其基本结构与上述实施例相类似，但是上述方法通过减小贴装于衬底上的存储芯片和金属盖之间的电容来减小盖的反馈电流而解决问题。此外，当金属盖接地时，则假定金属盖简单接地。不过，电磁波的辐射是一种高频现象，也可以通过采用使用高频率的连接来取代简单连接来解决问题。出于这一目的，通过将电阻器或电容器夹在参考电势构图和屏蔽盖之间，可以将电阻或电容施加在接触点上。通过本发明人执行的模拟证实了该情况下在所有方向上辐射的能量都被减少。
此外，还可以增加存储芯片和金属盖之间的距离，也就是说，通过增加盖在Z方向上的厚度来尽可能地将存储芯片与盖隔开，以减小存储芯片和金属盖之间的电容。
如上所述，本发明可以减小贴装在存储模块等上的半导体器件中的多余辐射噪声。此外，本发明可以得到以低EMI为特征的半导体产品。而且，本发明可以提高对来自其周围的存储模块的干涉噪声的抵抗力。
虽然至此结合其几个实施例对本发明进行了公开，但是本领域的一般技术人员很容易以各种其他的方式来将本发明应用到实践中。
权利要求
1.一种减小半导体模块的噪声的方法，该模块包括具有多种类型布线的电路衬底、贴装于电路衬底上的半导体器件，以及覆盖该半导体器件的导电屏蔽盖，该方法包括在与电路衬底的布线的特定布线有关的位置处选择屏蔽盖的参考电势连接位置，从而减小从半导体模块中辐射出的噪声。
2.如权利要求1所述的减小半导体模块的噪声的方法，其中特定布线与其他布线一起以多层布线的形式构建于电路衬底中，并且通过将屏蔽盖的参考电势连接位置连接到形成于特定布线的上表面层上的参考电势构图，来减小噪声。
3.如权利要求1所述的减小半导体模块的噪声的方法，其中特定布线与其他布线一起以多层布线的形式构建于电路衬底中，并且通过将屏蔽盖的参考电势连接位置连接到形成于从特定布线的引线端延伸的延伸布线上的参考电势构图，来减小噪声。
4.如权利要求1所述的减小半导体模块的噪声的方法，其中布线包括至半导体模块的控制系统信号线，并且通过在与控制系统信号线有关的位置处选择屏蔽盖的参考电势连接位置，来减小噪声。
5.如权利要求4所述的减小半导体模块的噪声的方法，其中屏蔽盖的参考电势连接位置沿着并且邻近于控制系统信号线，并且通过将屏蔽盖的多个参考电势连接位置置于控制系统信号线的上表面层上或从控制系统信号线的引线端延伸的延伸布线的上表面层上，来减小噪声。
6.如权利要求1所述的减小半导体模块的噪声的方法，其中通过将接地构图或电源构图置于屏蔽盖的参考电势连接位置，来减小噪声。
7.如权利要求1所述的减小半导体模块的噪声的方法，其中半导体器件为存储芯片。
8.一种半导体模块，包括包括有布线的电路衬底，贴装于电路衬底上的多个半导体器件，以及覆盖多个半导体器件的导电屏蔽盖，其中屏蔽盖的参考电势连接位置置于邻近于电路衬底的布线的控制系统信号线并且与控制系统信号线有关的位置上。
9.如权利要求8所述的半导体模块，其中控制系统信号线以多层布线的形式被嵌入到电路衬底中，并且屏蔽盖的参考电势连接位置形成于电路衬底中的控制系统信号线的上表面层上。
10.如权利要求8所述的半导体模块，其中控制系统信号线以多层布线的形式被嵌入到电路衬底中，并且屏蔽盖的参考电势连接位置形成于电路衬底上，其中延伸线从控制系统信号线的引线端延伸到该电路衬底。
11.如权利要求9所述的半导体模块，其中屏蔽盖的参考电势连接位置分别置于控制系统信号线的正上方或者延伸线的正上方。
12.如权利要求8所述的半导体模块，其中多个半导体器件为串联置于电路衬底上的一行中的多个存储芯片，并且屏蔽盖的参考电势连接位置包括置于分别位于上述存储芯片的最外面的两个存储芯片的控制系统信号线的端部的构图。
13.如权利要求12所述的半导体模块，其中半导体的参考电势连接位置进一步包括置于由多个存储芯片所共享的控制系统信号线的电路衬底上的构图，以将各个存储芯片夹在中间。
14.如权利要求12所述的半导体模块，其中位于电路衬底上的屏蔽盖的参考电势连接位置的构图为接地构图或电源构图。
15.一种用于覆盖贴装于电路衬底上的半导体器件的屏蔽盖，其包括朝向半导体器件的内表面和与内表面相对的外表面，以及包括由导电材料制成的组件和覆盖该组件的内表面和外表面的绝缘材料层，其中部分地去除绝缘材料层，从而暴露出导电材料，并且通过导电材料的暴露部分将屏蔽盖连接到电路衬底上的接地构图或电源构图。
16.如权利要求15所述的屏蔽盖，其中导电材料的暴露部分置于多个位置处。
17.如权利要求15所述的屏蔽盖，其中通过电阻器或电容器将导电材料的暴露部分连接到电路衬底。
全文摘要
在存储模块中，参考电势连接构图置于高频信号线和/或从信号线的引线端延伸的延伸线上，以及用于覆盖半导体存储芯片的屏蔽盖置于衬底上，并且通过金属盖接触部件将参考电势连接构图连接到屏蔽盖。
文档编号H05K1/02GK1700850SQ200510072830
公开日2005年11月23日 申请日期2005年5月20日 优先权日2004年5月20日
发明者今里雅治, 中村淳, 渡边敬行, 常田健祐, 片桐光昭, 清水浩也, 永田达也 申请人:日本电气株式会社, 株式会社瑞萨东日本半导体, 尔必达存储器株式会社