专利名称：一种中和过孔容性的方法
技术领域：
本发明主要涉及信号完整性领域，包括所有的信号速度超过mbps的，在印刷电 路板(PCB)上进行传输的高速信号。
背景技术：
目前，高速信号的速度的不断提升，如PCIe总线的速度已经从Gen 1的2. 5Gbps, Gen 2的5Gbps已经提升到PCIe Gen3的8Gbps ；USB总线已经从USB2. 0的480MHZ提升到 USB3. 0的5(ibpS ；SAS信号从1. 5Gbps,3Gbps提升到了 6(ibpS ；网络芯片的速度早已经突破 了 10(ibpS大关……信号的速度越来越高，信号完整性的重要性已经越来越引起电子设计工 程师的重视。但是随着电路复杂程度的提高，多层板的使用，高速信号线不可避免须要走过孔， 过孔对信号完整性的影响也随着信号速度的提升变得越来越明显。中和过孔寄生电容对信号完整性的影响成为改善信号质量的一个重要方面。我们 将着重于研究一种中和过孔容性的方法。
发明内容
本发明的目的是提供一种中和过孔容性的方法。本发明的目的是按以下方式实现的，在印刷电路板PCB的设计过程中，通过在过 孔周围加入感性串联的方式抵消过孔的容性，使感性和容性相互抵消，具体步骤是把过孔 两边的传输线变细，使其相对于原来的传输线来说，呈现感性的增加，容性的减少，这样就 相当于使用两个小电感中和掉过孔的电容；过孔两边每段呈现感性的传输线长度如下计算 L = ZX ^ C
权利要求
1. 一种中和过孔容性的方法，其特征在于，在印刷电路板PCB的设计过程中，把过孔两 边的传输线变细，使其相对于原来的传输线来说，呈现感性的增加，容性的减少，这样就相 当于使用两个小电感中和掉过孔的电容；通过在过孔周围加入感性串联的方式抵消过孔的容性，使感性和容性相互抵消，过孔两边每段呈现感性的传输线长度如下计算
全文摘要
本发明提供一种中和过孔容性的方法，该方法是在印刷电路板PCB的设计过程中，把过孔两边的传输线变细，使其相对于原来的传输线来说，呈现感性的增加，容性的减少，这样就相当于使用两个小电感中和掉过孔的电容；通过在过孔周围加入感性串联的方式抵消过孔的容性，使感性和容性相互抵消。
文档编号H05K3/40GK102056404SQ20101054470
公开日2011年5月11日 申请日期2010年11月15日 优先权日2010年11月15日
发明者刘鹏 申请人:浪潮电子信息产业股份有限公司